Академический Документы
Профессиональный Документы
Культура Документы
Reviso
Constituem a interface de comunicao com o mundo exterior Conecta-se com o barramento ou com o comutador do sistema Controla um ou mais dispositivos Possui uma lgica dedicada a desempenhar a funo de comunicao entre perifrico e o barramento
Controle e temporizao Comunicao com o Processador Comunicao com dispositivos rea de armazenamento temporrio de dados Deteco de erros
Diagrama de blocos
Registradores de dados Lgica de Interface com dispositivo externo
Dados Estado
Controle
Dados
Estado Controle
Tcnica para realizao de operaes E/S Os dados so transferidos entre o processador e mdulo E/S Mtodo de implementao simples Comum em sistemas de baixo desempenho
Cada dispositivo possui dois registradores associados: status e buffer de dados Processador testa registrador de status periodicamente, em lao Continua at verificar se o dispositivo esta pronto para:
Teclado (Entrada)
Processador apenas inicia a operao de E/S Processador habilita interrupes Processador sai do processo, ficando livre para outras tarefas Vantagem: o processador no precisa esperar que o dispositivo acabe operao de E/S. Desvantagem: a cada caractere transmitido necessrio tratar uma interrupo
Quando o caractere escrito ou recebido, o dispositivo gera uma interrupo Isso ativa um sinal no pino de interrupo do processador
Sinal de interrupo = (bit Pronto ou bit Caractere Disponvel) AND (bit Habilita Interrupes)
Ex: Dispositivo est Pronto para receber um novo caractere Processador coloca um caractere no registrador buffer, o que desliga o bit Pronto Processador liga o bit Habilita Interrupes e sai do processo
Concluda a operao de sada, o dispositivo liga o bit Pronto. Sinal de interrupo para o processador gerado como (bit Habilita Interrupo) AND (bit Pronto).
Processador desliga bit Habilita Interrupes. Processador interrompe o programa corrente e executa rotina de atendimento a interrupo. Processador retoma o programa interrompido.
A E/S dirigida por interrupo, embora mais eficiente que a programada, ainda requer uma interveno ativa do processador quando
Dados so transferidos da memria para o mdulo E/S A transferncia feita por um caminho que passa pelo processador
A taxa de transferncia de E/S limitada pela velocidade com que o processador pode testar e servir um dispositivo O processador se ocupa de gerenciar a transferncia de dados de E/S, tendo de executar varias instrues a cada transferncia
A tcnica de acesso direto a memria (DMA) utiliza um controlador dedicado para acessar diretamente a memria Ele toma posse do barramento e realiza E/S programada Avisa ao processador, por meio de interrupo, quando a operao de E/S estiver finalizada
Vantagens:
O processador no precisa ficar em espera ocupada Ele fica livre para realizar outras tarefas No necessrio tratar uma interrupo por caractere transmitido A interrupo s gerada aps a transmisso de um bloco de caracteres de tamanho especificado
Desvantagens:
Toda vez que o controlador requisita o barramento, seja para acessar a memria ou para acessar o dispositivo, ele tem prioridade sobre o processador Diz-se que o controlador de DMA rouba ciclos de barramento do processador.
Endereo: armazena o endereo de memria a ser lido ou escrito. Contador: armazena o nmero de bytes a serem lidos ou escritos. Dispositivo: armazena o nmero do dispositivo E/S a ser usado. Direo: indica se operao de leitura ou escrita no dispositivo
Escrever 256 bytes armazenados na memria principal a partir do endereo 1023, para um dispositivo de sada identificado pelo nmero 7 Considere para direo:
Leitura = 0 Escrita = 1
Inicio
O DMA requisita barramento para ler o endereo 1023 da memria, fazendo a sua leitura e obtendo um byte.
Controlador solicita escrita no dispositivo 7 para enviar um byte Quando o byte for enviado, controlador incrementa o endereo e decrementa o contador, verificando se este chegou em zero. Caso o contador no seja igual a zero processo todo repetido para enviar o prximo byte.
Quando o contador chegar a zero, o controlador de DMA para o processo e avisa o fim da operao de E/S ao processador por meio de uma interrupo.
Interrupo