Вы находитесь на странице: 1из 68

El Microprocesador

Caractersticas y Evolucin

Los Microprocesadores

El Microprocesador
El chip ms importante de cualquier placa madre es el microprocesador o simplemente procesador. Sin l, un ordenador no podra funcionar. A menudo a este componente se le denomina CPU (Central Processing Unit, Unidad de procesamiento central), que descrbe a la perfeccin su papel dentro del sistema. El procesador es realmente el elemento central del proceso de tratamiento de datos.
2

Los Microprocesadores
La CPU gestiona cada paso en el proceso de los datos. Acta como el conductor y el supervisor de los componentes de hardware del sistema. Asimismo, est unida, directa o indirectamente, con todos los dems componentes de la placa principal. El procesador est equipado con buses de direcciones, de datos y de control, que le permiten llevar a cabo sus tareas. Estos sistemas de buses varan dependiendo de la categora del procesador, lo cual se analizar ms adelante. Tiene arquitectura abierta, el computador es configurable
3

Los Microprocesadores
El Microcontrolador
Un solo circuito integrado con todos los componentes de un computador. Control del dispositivo sobre el que se incrusta.

Tiene una arquitectura cerrada, el computador es difcilmente configurable o modificable.


Tiene recursos y capacidades de memoria fijos.

Gobiernan la tarea a la que se destina


4

El Microcontrolador

Arquitecturas de Microprocesadores

Arquitectura Von Neumann


Microprocesador

Tradicionalmente los microprocesadores se basan en la estructura de Von Neumann. Este se caracteriza por disponer de una nica memoria principal en la que se almacenan las instrucciones y los datos

Bus de Direcciones
Memoria

Unidad de Control

Unidad de Buses de Datos

Instrucciones y Datos

Datos

Bus de Control
6

Arquitecturas de Microprocesadores

Arquitectura Harvard
El modelo Harvard , representado en la figura siguiente, dispone de dos memorias:
Memoria de datos Memoria de Programa Adems cada memoria dispone de su respectivo bus, lo que permite, que la CPU pueda acceder de forma independiente y simultnea a la memoria de datos y a la de instrucciones. Como los buses son independientes stos pueden tener distintos contenidos en la misma direccin .
7

Arquitecturas de Microprocesadores

Estructura de la Arquitectura Harvard

Microprocesador

Bus de Direcciones Bus de Datos

Unidad de Control

Unidad de Buses de Datos

Memoria de Programas ( ROM)

Memoria de Datos ( RAM)

Bus de Control
8

Avances tecnolgicos

Ley de Moore:
El nmero de transistores que hay en un circuito integrado se duplica aproximadamente cada dieciocho meses.
Se especula que la velocidad de desarrollo sobrepase a la que predijo Moore
9

Avances tecnolgicos

Limitaciones:
Espacio y velocidad: los transistores estn cada vez ms juntos. Debido a la propagacin de las ondas EM en sta escala se pueden dar dos fenmenos:

Fenmenos de inversin de los niveles lgicos. Electromigracin entre los propios materiales o capas prximas
10

Avances tecnolgicos

Temperatura: Dado que los microprocesadores estn desarrollados en base a componentes de Silicio, y su estructura se basa en la miniaturizacin, el dispositivo disipa calor.

Kit completo de refrigeracin lquida.

Refrigeracin tradicional por disipacin trmica.


11

Descripcin Interna de los Microprocesadores

Estructura Interna de un microprocesador ( 0.18 micrometros)

12

Familia x86

Responden a la arquitectura IA-32. Comparten un ncleo comn. Cada modelo aade nuevas capacidades al ncleo. Instrucciones CISC. Presentan compatibilidad ascendente en software.
JUEGO DE INSTRUCCIONES ORGANIZACIN INTERNA

PROCESADOR
GESTIN DE MEMORIA MODOS DE TRABAJO

EXTENSIONES Y APLICACIONES

Arquitectura bsica IA-32.


13

Familia x86 Intel


MODELO microprocesador 4004 8008 8086 8088 80286 80386DX 80486DX Pentium Pentium pro Pentium II Pentium III Pentium 4 Itanium AO 1971 1972 1978 1979 1982 1985 1989 1993 1995 1997 1999 2000 2001 Nmero de TRANSISTORES 2.300 3.500 29.000 29.000 134.000 275.000 1.200.000 3.100.000 5.500.000 7.500.000 9.500.000 42.000.000 325.000.000
14

Generaciones de uP.

1 Generacin:

Procesadores 8086 y 8088. Coprocesadores 8087(matemtico) y 8089 (de E/S) independiente del uP. El 8088 tiene un bus externo de 8 bits. El 8086 es ms rpido, con el bus de 16 bits. Dos partes diferenciadas:

Aportaciones:

Unidad de ejecucin. (UE) BIU (Unidad de Interfaz con el Bus).

Gestin de memoria. Segmentacin. Interrupciones vectorizadas multinivel


15

Generaciones de uP.
UNIDAD DE EJECUCIN (UE) UNIDAD DE INTERFAZ CON EL BUS (BIU)
REGISTROS DE SEGMENTO BANCO DE REGISTROS GENERALES PUNTERO DE INSTRUCCIONES

BUS INTERNO GENERALIZACIN DE DIRECCIONES

BUS DEL SISTEMA

OPERADORES COLA DE INSTRUCCIONES

ALU

SEALIZADORES

Arquitectura de 1 Generacin

16

Generaciones de uP.

2 Generacin:

Procesador 80286. Admite multitarea y dos modos de funcionamiento:


Aportaciones:

Modo real: igual que un 8086 pero ms rpido. Modo protegido: capacidades multitarea y de gestin de memoria virtual. Se pierde la compatibilidad del software con los procesadores anteriores. Memoria virtual hasta 1GB y fsica hasta 16 MB. Multitarea y sistemas de proteccin. 4 niveles de privilegio para la segmentacin. Segmentacin en 4 etapas.
17

Generaciones de uP.
UNIDAD DE DIRECCIONAMIENTO (AU)
REGISTROS DE BASE LGICA DE PROTECCIN

UNIDAD DE EJECUCIN (EU)


REGISTROS ALU MULTIPLICACIN Y DIVISIN MICROINSTRUCCIN . COLA

UNIDAD DE DECODIFICACIN DE INSTRUCCIONES (IU)


CDIGO DECODIFICADOR DE INSTRUCCIONES COLA

UNIDAD DE INTERFAZ CON LOS BUSES (BIU)


DRIVERS DE DIRECCIONAMIENTO

BUFFER DE DATOS

IHNIBE LA PREBUSQUEDA DE CDIGO ADELANTA LA NECESIDAD DE DATOS

DATOS

Arquitectura de 2 Generacin

18

Generaciones de Up.

3 Generacin:
Procesador 80386 de 32 bits. Tres modos de funcionamiento:

Modo real: igual que un 8086 pero ms rpido. Modo protegido:emplea las nuevas capacidades. Modo Virtual 86: admite tareas de 8086 en entorno protegido. Unidad de Manejo de Memoria (MMU).
Consta de unidad de segmentacin y unidad de paginacin. Tiene cuatro niveles de proteccin entre tareas.
19

Aportaciones:

Generaciones de uP.

Divide la CPU en dos:


UE: Unidad de Ejecucin. 8 registros de 32 bits para guardar direcciones y datos. Unidad de instrucciones. Decodifica los cdigos de instrucciones.

BIU mejorada:
Encaminamiento de direcciones. Permite direcciones de 16 o de 32 bits. Seal de habilitacin de bytes de datos por cada byte.

Tamao doble de palabra. Disponibilidad de conexin con cach externa.

20

Generaciones de uP.
CPU MMU UNIDAD DE EJCUCIN (UE) UNIDAD DE SEGMENTACIN (US)
DESCRIPTOR DE SEGMENTOS

UNIDAD DE PAGINACIN (UP)

REGISTROS GENERALES

DESCRIPTOR DE PGINAS

SEGMENTO
ALU

PGINA

BUS DE DIRECCIONES

UNIDAD DE DECODIFICACIN (UD)

UNIDAD DE PREBSQUEDA DE INSTRUCCIN (UPR)


PREBSQUEDA

UNIDAD DE INTERFAZ CON LOS BUSES (BIU)


BUS DE DATOS LGICA DE CONTROLDE BUSES

COLA

DECODIFICADOR

COLA

BIU

Arquitectura de 3r Generacin

21

Generaciones de uP.

4 Generacin:

Procesador 80486. Incorpora memoria cach de 8 KB y coprocesador en el mismo encapsulado. 9 Unidades funcionales (ver esquema). Versiones:

486 DX. versin completa. 468 SX. no incluye coprocesador matemtico. 486 DX2: duplicador de velocidad interno. 486 SL: menor tensin de trabajo (ahorro de energa). 486 DX4: triplica la frecuencia interna. Cach de 16 KB.
22

Generaciones de uP.
UNIDAD DE EJECUCIN (UE)
ALU REGISTROS GENERALES

UNIDAD DE SEGMENTACIN (US)


DESCRIPTORES

UNIDAD DE PAGINACIN (UP) CACH


TLB
DIRECCIN FSICA

UNIDAD DE INTERFAZ CON LOS BUSES (BIU)


REGISTROS

PROTECCIN

CONTROL DEL BUS

DESPLAZAMIENTO MICROINSTRUCCIONES

BUS

UNIDAD DE COMA FLOTANTE (UCF)


UNIDAD DE COMA FLOTANTE REGISTROS

UNIDAD DE CONTROL (UCP)


UNIDAD DE CONTROL

UNIDAD DE DECODIFICACIN (UD)


DECODIFICADOR

UNIDAD DE PREBSQUEDA DE INSTRUCCIN (UPR)


CDIGO PREBSQUEDA COLA

MICROPROGRAMA

2 ETAPAS

Arquitectura de 4t Generacin

23

Generaciones de uP.

5 Generacin:
El Pentium. Dos cachs de 8 KB cada una. Una para datos y otra para instrucciones. Ejecucin de hasta dos instrucciones simultneas. Mejora de rendimiento. 14 etapas de segmentacin. Arquitectura superescalar. Tcnicas de prediccin dinmica.

24

Generaciones de uP.
7 Unidades funcionales:

Unidad de enteros superescalar, con dos unidades de ejecucin, una de enteros y otra en coma flotante. Unidades de memoria cach. BIU, con un bus de datos de 64 bits. Monitor de prestaciones. Unidad de redundancia funcional, que asegura la integridad de los datos. Unidad de prediccin de bifurcaciones, para predecir los saltos condicionales. Unidad de coma flotante, con un cauce segmentado en 8 etapas. Vas de acceso mltiple.
25

Generaciones de uP.
TLB CACHE DE INSTRUCCIONES (8KB)
UNIDAD DE PREDICCIN DE BIFURCACIN (BTB)

BUFFER DE PREBUSQUEDA DECODIFICADOR DE INSTRUCCIONES UNIDAD DE INTERFAZ CON LOS BUSES (BIU)
MONITOR DE PRESTACIONES BUS DE DIRECCIONES BUS A RAFAGAS BUS DE CONTROL UNIDAD DE REDUNDANCIA FUNCIONAL

BUS DE DATOS

UNIDAD DE CONTROL

ROM (MICROINSTRUCCIONES)

MEMORIA Y DISPOSITIVOS DE ENTRADA Y SALIDA

GENERADOR DE DIRECCIONES

GENERADOR DE DIRECCIONES

REGISTROS ALU u CAUCE U ALU v CAUCE v

UNIDAD DE COMA FLOTANTE


(UCF)

TLB

CACHE DE DATOS (8KB)

Arquitectura de 5ta Generacin

26

Generacioes de uP.
Modelos del Pentium: Pentium Pro: Mayor velocidad. Ejecucin dinmica de instrucciones. Memoria cach de segundo nivel en el microprocesador. Ms unidades de ejecucin.

Pentium MMX: juego especial de instrucciones.


Pentium II: mejoras del Pentium Pro e inclusin de las instrucciones MMX.

Pentium III: mejoras de las capacidades multimedia.


Pentium 4: mejora de las capacidades grficas en 3D y 27 el rendimiento en el uso de internet.

Generaciones

6 Generacin:
Procesador Itanium. Arquitectura de 64 bits. Arquitectura EPIC. Ejecucin de hasta 6 instrucciones/ciclo. Seis unidades de proceso. Capacidad para deteccin, correccin y registro de errores. Cach a tres niveles:

L1 y L2 en el procesador. L3 en el encapsulado (2 4 MB).

Tecnologa Back Side Bus (BSB): transferencias de hasta 12,8 GB/s.


28

Generaciones
FETCH CAMINOS MANEJO DE REGISTROS 128 REG. DE ENTEROS CACHE DE INSTRUCCIONES Y PREDICCIN DE SALTOS + 6 RAPIDOS Y SIMPLES CAMINOS 128 REG. EN PUNTO FLOTANTE + STACK ENGINE CONTROL RECURSOS PARALELOS SUBSISTEMA DE MEMORIA

4 ENTEROS+ 4 UND. MMX 2 FMACS (4 para SSE) 32 ENTRADAS ALAT 3 NIVELES DE CACHE: L1 L2 L3

BYPASSES Y
DEPENDENCIAS

Arquitectura Pentium

29

Otros Microprocesadores

AMD - ATHLON

30

Otros Microprocesadores

MICROPROCESADORES CYRIX

31

Otros Microprocesadores

MICROPROCESADORES MOTOROLA

32

Otros Microprocesadores
Distribucin de pines en un microprocesador de 8 Bits

MICROPROCESADORES MOTOROLA

33

Estructura Interna de un Computadoror


La arquitectura de un microcomputador basado en un microprocesador ms dispositivos de memoria y de entrada/salida se basa normalmente en tres buses (conjuntos de seales)

Bus de direcciones
Comn para todos los espacios de direccionamiento. Dimensin establecida por el espacio de direccionamiento mayor. Generado por el microprocesador.

Bus de datos (datos/instrucciones)


Comn para todos los espacios de direccionamiento. Dimensin establecida generalmente por la unidad de proceso. Bidireccional.

Bus de control
Incluye las seales de control generadas por el microprocesador para acceder a los espacios de direccionamiento (READ, WRITE, FETCH, IO/M, DMA_ACK, ...). Puede incluir seales destinadas al microprocesador (READY, DMA_REQ, ...).

34

Estructura Interna de un Computador


BUS DE DIRECCIONES BUS DE CONTROL

SUBSISTEMA DE DECODIFICACIN SELECCIN

MEMORIA DE PROGRAMA

MEMORIA DE DATOS

PUERTOS DE ENTRADA

PUERTOS DE SALIDA

SEALES DE SELECCIN DE DISPOSITIVO BUS DE DATOS (DATOS/INSTRUCCIONES)

El subsistema de decodificacin/seleccin se encarga de generar las seales de seleccin de cada dispositivo (chip select) de acuerdo a su capacidad, ubicacin en el espacio de direccionamiento, tipo de operaciones admitidas, tiempo de acceso, etc.
35

Estructura Interna de un Computador


Existen algunos microprocesadores que multiplexan en el tiempo direcciones bajas y datos por un mismo bus, a fin de reducir el nmero de pins del microprocesador. Estos sistemas presentan una seal que permite separar, en caso necesario, los buses de datos y direcciones bajas (ALE en los microprocesadores de Intel). Existen circuitos integrados de memoria y/o puertos de entrada/salida compatibles con el bus multiplexado de direcciones bajas y datos.
BUS DE DIRECCIONES BAJAS BUS DE DIRECCIONES ALTAS BUS DE DIRECCIONES (COMPLETO) BUS DE CONTROL

DISPOSITIVOS CON BUSES MULTIPLEXADOS

DEMULTIPLEXOR DE DIRECCIONES Y DATOS (LATCH)

SUBSISTEMA DE DECODIFICACIN SELECCIN

DISPOSITIVOS CON BUSES SEPARADOS

SEALES DE SELECCIN DE DISPOSITIVO BUS MULTIPLEXADO DE DIRECCIONES BAJAS Y DATOS

36

Estructura Interna de un Computador

Para entender cmo funciona un microprocesador, hay que tener en primer lugar una clara idea acerca de las partes o bloques que lo componen. De otro modo, ser prcticamente imposible hacerse una idea sobre su funcionamiento. De una forma global, podemos considerar al microprocesador

dividido en tres grandes bloques:

37

Estructura Interna de un Microprocesador


Microprocesador
Unidad de Aritmtico y Lgica

UNIDAD ARITMTICO Unidad de Decodificacin

Unidad de Ejecucin

38

Estructura Interna de un Microprocesador

UNIDAD ARITMETICO LOGICA (ALU)


La ALU (Aritmethic Logic Unit) es el bloque funcional del microprocesador encargado de realizar todas aquellas operaciones matemticas. Las operaciones que realiza son las siguientes: suma, resta, multiplicacin, divisin y aquellas que trabajan con dgitos binarios (L0 que se conoce como operaciones lgicas: AND, NOR, NOT, NAND, OR, X-OR, etc). En suma, saber cmo funciona un microprocesador, implica conocer cmo se van ejecutando cada una de las instrucciones del programa que se almacena en memoria. Los pasos globales que se siguen a la hora de consumar una instruccin son:
39

Ejecucin de una Instruccin en un microprocesador


Bsqueda de la Instruccin Decodificacin de la Instruccin Bsqueda de Operandos

Almacenamiento del Resultado

Ejecucin de la Instruccin

40

Estructura Interna de un Microprocesador

UNIDAD DE DECODIFICACION
Se encarga de decodificar la instruccin que se va a ejecutar. Es decir, saber qu instruccin es. Cuando el microprocesador lee de memoria una instruccin, el cdigo de esa instruccin le llega a esta unidad. Esta unidad se encarga de interpretar ese cdigo para averiguar el tipo de instruccin a realizar. Por ejemplo, instrucciones de suma, multiplicacin, almacenamiento de datos en memoria,etc.
41

Estructura Interna de un Microprocesador

UNIDAD DE EJECUCION Una vez que la unidad de decodificacin sabe cul es el significado de la instruccin leda de memoria, se lo comunica a la unidad de ejecucin.

Esta unidad ser la encargada de consumar la ejecucin y para ello activar las seales necesarias y en un orden determinado.
Es decir, es la encargada de dar las rdenes necesarias a las diversas partes del microprocesador para poder ejecutar cada una de las instrucciones.

42

Partes Internas Especificas del P

Registros Interiores El contadores de programa (PC) es el registro que contiene la direccin de la siguiente instruccin del programa, la longitud de programa es igual que la anchura de bus de direcciones. El programa normalmente contiene 16 bits en el microprocesador

Acumulador: es un registro registro asociado a las operaciones de ALU y a veces a las operaciones de E/S.
Registro de Status Sealizadores: los bits individuales del registro se denominan sealizadores. Las condiciones de los sealizadores se asocian generalmente a las operaciones de la ALU y son utilizadas por instrucciones de bifurcacin para tomar decisiones.

43

Partes Internas Especificas del P

Registro de Propsito General: pueden ser utilizados para almacenar datos temporalmente para que contengan una direccin. Registro ndice y Apuntador: se utiliza para que contenga la direccin de un operando cuando se utiliza el modo de direccionamiento indexado.

Registro de Puntero de Pila: el puntero de pila (SP) es un registro especializado que sigue la pista de la posicin disponible en la pila.
44

Descripcin de los Registros y su identificacin

Registro de Propsito General: son unidades de almacenamiento temporal de datos que se estn procesando. Estos registros funcionan de la manera que el programador desea. TIPOS DE REGISTROS COMUNES DE LOS P:

-8 bits

- 16 bits - 32 bits

AH, AL, Acumulador BH, BL, Base CH, CL, Contador DH, DL Datos AX, BX, CX, DX, SP, BP, SI, DI EAX, EBX, ECX, EDX, ESP, EBP, EDI, ESI

Al programar con Lenguaje ensamblador, los registros de propsito general siempre se les denomina con su designacin de 2 letras 45

Descripcin de los Registros y su identificacin


32 bits 16 bits AH BH CH DH A B C D X X X X AL BL CL DL EAX EBX ECX EDX ESI EDI EBP ESP

CS SS DS ES FS GS EIP
EFLAGS
46

Descripcin de los Registros y su identificacin


Registros de Propsito General

Ax (Acumulador) con frecuencia retiene el resultado temporal despus de una operacin aritmtica lgica.

Bx (Base) retiene la direccin de desplazamiento de una localidad de memoria cuando se usa con una direccin indirecta.
Cx (Cuenta) tiene un conteo para instrucciones tales como el conteo de reconocimiento y rotacin (CL). Dx (Datos) es un registro de propsito general que retiene la parte ms significativa del producto de una operacin
47

Descripcin de los Registros y su identificacin


Registro Auxiliares

Registros ndice y Apuntador: su uso es ms frecuente para indexar apuntar a una direccin de MEM.

Tipos:

SP (Apuntador de Stack) direcciona los datos dentro del segmento del Stack para el Stack Lifo (ltimo en entrar, primero en salir). BP (Apuntador Base) es un apuntador de propsito general que se utiliza para direccionar datos dentro del segmento del Stack.

SI (ndice Fuente) se utiliza con las instrucciones en cadena para direccionar datos fuente en el segmento de datos.
DI (ndice Destino) usado para direccionar datos con las instrucciones en cadena en el segmento extra. Tambin se utiliza para la direccin de memoria de propsito general en el segmento de datos.

48

Descripcin de los Registros y su identificacin

Registro Auxiliares Registros de Segmento: Generan direcciones en la memoria junto con otros registros en El microprocesador. Hay por lo general de 4 a 6 registros de segmentos en las diversas versiones de los micros 8086 - 80486.

Tipos:

CS (Segmento de Cdigos) es una seccin de 64 Kb. De memoria que contiene el programa o cdigo, este cambia en algunas instrucciones de salto, de llamada regreso. DS (Segmento de Datos) es una seccin de 64 Kb. Que contiene datos referenciados por la mayora de las instrucciones y muchos modos de direccionamiento, los datos se mueven por lo general hacia adentro hacia fuera de la MEM e ir el segmento de datos 49

Descripcin de los Registros y su identificacin

SS (Segmento de Stack o pila) El segmento de pila define la superficie de la memoria utilizada para la pila. La ubicacin del punto inicial de entrada a la pila, se determina por el registro apuntador de la pila.

ES (Segmento Extra) es un segmento especial que se utiliza por lo normal solo con las instrucciones en cadena
Registros de Mantenimiento: se encuentran formados por Banderas, el apuntador de instruccin (IP) y la palabra de estado de mquina (MSW).

50

Descripcin de los Registros y su identificacin


Registro Auxiliares

Registro de Banderas: tambin conocido como registro de estado, es un registro de 16 bits que contiene 11 bits activos de informacin, los 8 bits que se encuentran a la derecha contienen banderas de usuario generales (SF, PF, AF, ZF y SF) los 8 bits que se encuentran a la izquierdas contienen bits de banderas adicionales (TF, IF, DF, OF, I0PL, NT), los cuales son bits de bandera del sistema en una mayora a excepcin de OF y DF.
14 13 12 11 10 9 8 7 6 5 4 3 AF 2 1 PF 0 CF

15

NT IO

PL OF DF IF

TF SF ZF

51

Descripcin de los Registros y su identificacin

CF (Bandera de Acarreo) acarreo ms o menos despus de una operacin aritmtica. PF (Bandera de Paridad) referido a la paridad de una operacin aritmtica 1 par 0 impar. AF (Bandera de Acarreo Auxiliar) retiene un acarreo ms o menos medios de una operacin aritmtica lgica de 8 bits al utilizar el registro AL.

ZF (Bandera Cero) indica si el resultado de una operacin aritmtica o lgica es cero si ZF = 1 el resultado es cero.
52

Descripcin de los Registros y su identificacin

SF (Bandera de Signo) indica el signo del resultado de una operacin aritmtica lgica. Un 1 en la bandera de signo indica un resultado negativo. TF (Bandera de Tiempo) causa que el microprocesador entre al modo de operacin de depuracin de un solo paso. IF (Bandera de Interrupcin) habilita des habilita el fin de entrada INTR => si If = 1 => INTR est activado DF (Bandera de Direccin) selecciona la operacin de auto incremento de autodecremento para el ndice destino (DI) y l ndice fuente (SI) en instrucciones de cadena.
53

Descripcin de los Registros y su identificacin

OF (Bandera de Sobre Flujo) indica un sobre flujo aritmtico despus de una adicin sustraccin (nmeros con signo).
IOPL (Nivel de Privilegio E/S) se usa en la operacin de modo protegido para indicar el nivel de privilegio actual mximo permitido. NT (Tarea Anidada) se usa en la operacin de modo protegido para mostrar la anidacin de una tarea dentro de otra tarea

54

Descripcin de los Registros y su identificacin

El Apuntador de Instruccin (IP): el registro apuntador de instruccin y el registro de segmento de cdigo direccionan la siguiente instruccin en el programa. Cada vez que el P(p.e.) busca una instruccin de la memoria, se suman CSx10H y 1P para formar la direccin de la instruccin ejecutada por el 286.

Palabra de estado de mquina (MSW) el microprocesador 286 usa la palabra de estado de mquina (MSW) en la operacin de modo protegido La (MSW) coloca en modo protegido al 286 si el bit PE=1 Este modo permite accesar 1MB de MEM arriba de OFFFFFH a esta MEM de modo protegido en localidad 100000H FFFFFFH se le llama con frecuencia MEM extendida
7 6 X 5 X 4 X 3 TS 2 EM 1 MP 0 PE

15

Usadas para otros microprocesador


55

Descripcin de los Registros y su identificacin

PE (Activar del Modo Protegido) se borra solo cuando s reinicializa el sistema. UP (Extensin del Procesador Monitor) permite a las instrucciones Wait provocar una interrupcin de extensin de procesador no presente, este bit muestra que el coprocesador no est presente. EM (Emular el Coprocesador) muestra que el coprocesador no est presente y que el coprocesador debe emularse con el software. TS (Tarea Conmutada) al usar el coprocesador esta causar una excepcin tipo 7, tanto los bits TS como los MP estn en 1 par indicar que un coprocesador est presente en un sistema.

56

Unidad de Sincronizacin

La secuencia y coordinacin de los diferentes sucesos en un microcomputador, necesitan un control del tiempo al igual que cualquier otro aparato digital. Un generador de reloj, que normalmente est basado en un cristal, se ocupa de este control de tiempo. Los circuitos asociados con el cristal estn, muy a menudo, contenidos en el chip denominado 8224.
57

Seales de Reloj del Microprocesador


La seal de reloj, se indican generalmente con , este puede ser una seal cuadrada como la que se muestran en la figura adjunta. En muchos casos la seal de reloj consiste en una combinacin de dos seales cuadradas que no se solapan, 1 y 2, donde 1 y 2 proceden de la misma seal cuadrada.

58

Unidad de Sincronizacin

Antes de que digamos algo ms acerca del propsito de la seal de reloj, debemos explicar el significado de los conceptos ciclo de instrucciones, ciclo mquina y estado. Un Ciclo de Instrucciones: es el tiempo necesario para que se ejecute la bsqueda de una instruccin y la ejecucin de la instruccin. El nmero de ciclos de mquina: es igual al nmero de veces que la CPU direcciona la memoria o uno de los dispositivos I/O. As podemos decir que el nmero de ciclos de mquina es igual al nmero de veces que se utiliza el bus de datos.

59

Unidad de Sincronizacin

Cada ciclo de instruccin: consiste en un mnimo de un ciclo de mquina, puesto que siempre se debe tomar por lo menos un byte de instrucciones desde la memoria y entregarlo a la CPU. Cada ciclo de mquina esta constituido de varias acciones bsicas o estados. Por ejemplo, en una bsqueda de instruccin previamente se debe indicar y decodificar la direccin de memoria. Solamente entonces se podr transferir a la CPU el primer byte de la instruccin y guardarlo en el registro de instruccin. As pues, un estado es la ms pequea accin posible que puede tener lugar en un microcomputador. Un estado se ejecuta durante un periodo de la seal de reloj. Un ciclo de mquina consiste en 3 a 5 estados.
60

Ciclos de Instrucciones del Microprocesador

61

Unidad de Sincronizacin

Para saber el tiempo de ejecucin de una instruccin, necesitamos conocer el nmero de estados que comprende el ciclo de instruccin. Tambin se debe conocer el periodo de la seal de reloj. La instruccin ADD por ejemplo, tiene cuatro estados.

Si el periodo de la seal de reloj es de 500 ns, el ciclo de instruccin dura 2uS. De esta forma se puede calcular la duracin de cada ciclo de instruccin, as como el tiempo necesario para la ejecucin de un programa. La figura muestra un ejemplo de los tiempos de las seales que pueden ocurrir en un determinado ciclo de instruccin.

62

Unidad de Control

La unidad de control es uno de los ms importantes elementos del P. Conjuntamente con el generador de reloj, la unidad de control asegura la adecuada ejecucin de los acontecimientos secuenciales de todo el sistema donde se integra el microprocesador. Despus de que se ha tomado una instruccin de la memoria y se ha decodificado, la unidad de control genera las seales necesarias para la ejecucin de la instruccin. En muchos microcomputadores la unidad de control tambin puede reaccionar independientemente a seales externas. Por ejemplo, en el caso de una peticin de interrupcin desde el teclado CTL+C (BREAK), la unidad de control interrumpir la ejecucin del programa principal y permitir que se ejecute una determinada suburbana.
63

Unidad de Control

Una seal de "preparado" tambin llega desde la memoria o un port de entrada/salida a travs de la unidad de control. La seal de preparado (ready) se utiliza si la memoria o un dispositivo de entrada/salida es ms lento que la CPU.

La CPU debe esperar entonces hasta que la memoria o un port de entrada/salida tenga el dato disponible.

64

Diagrama de Tiempos

Todos los fabricantes publican las caractersticas de sus microprocesadores en la forma de diagramas de tiempos. Uno de estos diagramas representa una secuencia de acontecimientos en funcin del tiempo. Se puede dibujar un diagrama de tiempos para cada una de las operaciones que realiza un microcomputador. Para ilustrar esto utilizaremos el diagrama de tiempos de una instruccin de entradas de datos.

65

Diagrama de Tiempos
Esta ocupa 2 bytes contiene el cdigo de operaciones e indica cual es la operacin que debe tener lugar (adquirir un dato desde un por de entrada). El segundo byte indica el operando por ejemplo, desde que por se debe obtener el dato. a. b. c. La seal de reloj 1. La seal de reloj 2 obtenida a partir de 1. Una seal de sincronizacin SYNC obtenida a partir de 2. Adems de otras cosas, la seal de sincronizacin indica el principio de un ciclo de mquina.

66

Diagrama de Tiempos
d. La ausencia o presencia de las seales A0 a A15 en el bus de direcciones. Debido a que las seales en las lneas de direccin A0 - A15 normalmente son diferentes, indicaremos solamente su presencia. Esto lo indicaremos as: Si no existen seales en el bus de direccin, se indica esta condicin mediante una lnea a puntos. e. La ausencia o presencia de seales D0 a D7 en el bus de datos.

67

Sincronizacin de Seales

68