Los dispositivos lgicos programables

Qu es PLD
Un dispositivo lgico programable (PLD) es un chip de baja, media y hasta alta escala de integracin que contiene una estructura de circuito regular, pero que permite al diseador adecuarlo para una aplicacin especfica

Algunas definiciones
Memoria: es un conjunto de celdas capaces de almacenar informacin binaria. Adems de tales celdas, la memoria posee circuitos electrnicos para almacenar y recuperar la informacin. RAM: Memorias de acceso aleatorio(Random Access Memory ) ROM: Memorias de solo lectura(Ready Only Memory)

Caractersticas de las memorias

Tiempo de escritura / lectura. Cadencia de transferencia. Densidad de informacin. Volatilidad. Capacidad

Tiempo de escritura - lectura

El tiempo de escritura es el que el dispositivo emplea para registrar la informacin desde el momento en que se presenta en su entrada. El tiempo de lectura es el que transcurre desde la aplicacin de la orden de lectura hasta que la informacin aparece en la salida.

Cadencia
La cadencia est relacionada con los tiempos anteriores(lectura Escritura), ya que se define como la velocidad a la cual la memoria emite o recibe informacin de lectura o escritura

Densidad de Informacin
La densidad de informacin est relacionada con la escala de integracin. Es el nmero de datos que puede almacenar por unidad de espacio fsico.

Volatilidad
La volatilidad de una memoria consiste en la prdida de los datos almacenados, bien por las caractersticas de los elementos que la constituyen, bien por la falta de alimentacin elctrica

Capacidad
capacidad total de una memoria: Se llama capacidad total al nmero de bits que una memoria puede almacenar Nmero total de posiciones disponibles (direccionar y tamao de palabra)

Direccionar
Tomar una de las n posiciones de memoria
14 lneas de direccin significa una memoria de 214 = 16.384 16K

12 lneas de direccin significan 212 = 4096 = 4K

Estructura de una memoria

Memorias ROM
ROM TMS47256 PROM 74186 EPROM INTEL 2732, 2764 EEPROM intel 2816, 2864

RAM esttica o SRAM

El almacenamiento en RAM esttica se basa en circuitos lgicos denominados flip-flop, que retienen la informacin almacenada en ellos mientras haya energa suficiente para hacer funcionar el dispositivo (ya sean segundos, minutos, horas, o an das).

RAM esttica o SRAM

RAM esttica o SRAM

Un chip de RAM esttica puede almacenar tan slo una cuarta parte de la informacin que puede almacenar un chip de RAM dinmica de la misma complejidad, La RAM esttica no requiere ser actualizada y es normalmente mucho ms rpida que la RAM dinmica (el tiempo de ciclo de la SRAM es de 8 a 16 veces ms rpido que las DRAM).

RAM esttica o SRAM

Es ms cara, por lo que se reserva generalmente para su uso en la memoria de acceso aleatorio (cach). Ejemplos: 6264

SRAM Sincrnica
Al igual que en los sistemas sincrnicos, este tipo de memoria tiene una entrada de reloj, la cual le permite operar en sincrona con otros dispositivos. Esta caracterstica no aporta mejores beneficios, sin embargo simplifica enormemente el diseo de sistemas de alta prestaciones, ya que una nica seal controla todos los dispositivos involucrados.

SRAM Sincrnica
La ventaja de estas memorias viene proporcionada por lo que se podra llamar su funcionamiento automtico, guiado por la seal de reloj, por lo que no es necesario ocuparse de generar las seales de control.

SRAM de Rfaga
Las memorias de rfagas (burst) son sincrnicas y se caracterizan por incluir un contador que permite que la memoria genere internamente la direccin a la que debe acceder, consiguiendo de esta forma accesos hasta cuatro posiciones de memoria con una sola direccin de referencia. Esto permite acceder de forma ms rpida a la informacin en memoria.

Funcin SRAM de rfaga

La CPU genera una direccin de memoria, la cual se propaga a travs del bus de direcciones hasta la memoria, decodificndose y accediendo a la posicin correspondiente. Si se ha configurado la memoria en modo rfaga, una vez obtenido el primer dato, incrementa la direccin y vuelve a acceder. De esta forma se evita el tiempo de propagacin de las seales por el bus y el tiempo de decodificacin de la direccin. El numero de palabras ledas o escritas en una rfaga, viene limitado por el tamao del contador interno de la memoria.

SRAM Pipeline
Con los dos tipos de memorias anteriores se consigue el acceso a posiciones consecutivas de forma rpida. Para mantener esta velocidad cuando se cambia de secuencia, las memorias pipeline incluyen un buffer para almacenar la direccin y los datos actuales proporcionados por la memoria. De esta forma, se puede enviar la nueva direccin antes de terminar la lectura, consiguiendo as que la CPU no espere la finalizacin del acceso a una posicin de memoria para generar la nueva direccin.

RAM dinmica o DRAM

Las RAM dinmicas almacenan la informacin en circuitos integrados que contienen condensadores, que pueden estar cargados o descargados. Como stos pierden su carga en el transcurso del tiempo, se debe incluir los circuitos necesarios para "refrescar" los chips de RAM cada pocos milisegundos, para impedir la prdida de su informacin.

Estructura de la celda de memoria

Sistema lectura, escritura y recarga de una celda DRAM

RAM dinmica o DRAM

Algunas memorias dinmicas tienen la lgica del refresco en la propia pastilla, dando as gran capacidad y facilidad de conexin a los circuitos. Estas pastillas se denominan casi estticas. Mientras la RAM dinmica se refresca, el procesador no puede leerla. Si intenta hacerlo en ese momento, se ver forzado a esperar.

DRAM
Como son relativamente sencillas, las RAM dinmicas suelen utilizarse ms que las RAM estticas, a pesar de ser ms lentas Ejemplo 3242

Comparacin SRAM
Ventajas la velocidad de acceso es alta. para retener los datos solo necesita estar energizada. son mas fciles de disear. Desventajas Menor capacidad, debido a que cada celda de almacenamiento requiere mas transistores. Mayor costo por bit. Mayor consumo de Potencia.

Comparacin DRAM
Ventajas
Mayor densidad y capacidad. Menor costo por bit. Menor consumo de potencia.

Desventajas
La velocidad de acceso es bajar. Necesita recargar la informacin almacenada para retenerla. Diseo complejo.

Dispositivos Lgicos Programables

PLDs
Principio de funcionamiento Arquitectura Clasificacin

Principio de Funcionamiento
Funcionalidad completa Celdas de funciones Universales

Funcionalidad completa
Cualquier funcin lgica se puede realizar mediante suma de productos.

Celdas de funciones Universales

Bloques funcionales para representar cualquier funcin lgica Similar a una memoria. En las celdas se almacenan los datos que estarn en las salidas.

Estructura bsica

Conexiones entre filas y columnas

Clases de PLDs
Circuitos integrados a medida Matrices de puertas Clulas normalizadas FPICs

Circuitos integrados a medida

Los Circuitos Integrados a Medida (Full Custom), se disean a peticin de un cliente para que resuelvan una determinada aplicacin. Conllevan un alto coste de desarrollo y su empleo slo se justifica para volmenes de produccin muy elevados. El tiempo necesario para la construccin de un CI a medida es considerable ya que puede oscilar de unos meses a unos aos

Matrices de puertas
Las Matrices de puertas (Gate Arrays) son pequeos trozos de silicio pendientes de algn proceso de metalizacin que defina las conexiones entre un importante nmero de puertas o transistores que poseen en su interior. Las matrices de puertas proporcionan densidades superiores a las 100.000 puertas, con un aprovechamiento del 80 al 90 % para los dispositivos pequeos y del 40 % para los grandes.

Matrices de puertas
Los fabricantes ponen a disposicin de sus potenciales clientes abundante documentacin sobre estos Gate Arrays, con una serie de macros que pueden utilizar de forma inmediata y otras que pueden construirse en ellos mismos. Los macros son agrupaciones de un nmero de clulas bsicas que realizan funciones comunes:
sumadores; puertas NOT, AND, NAND, NOR XOR, etc; latches y flip-flops S-R, J-K, D; buffer; osciladores; registros, decodificadores, multiplexores, etc.

Matrices de puertas
Junto a tal documentacin, los fabricantes aportan un software que:
contabiliza el nmero de clulas bsicas utilizadas por todas las macros, sugiere el Gate Array adecuado para la aplicacin, calcula la potencia disipada por el Gate Array que alojar el diseo del cliente, proporciona informacin sobre los tiempos de propagacin de las seales y permite verificar el funcionamiento del circuito.

Matrices de puertas
Revisada la documentacin el cliente enva la documentacin generada al fabricante para que ste ultime los procesos de metalizacin y fabrique un primer prototipo. El diseo con Gate Arrays puede durar semanas o meses. Requiere un volumen alto de circuitos para justificar sus costes

Clulas normalizadas
Las clulas normalizadas (Standard Cell) son, en cierta forma, similares a las matrices de puertas. Su principal ventaja sobre ellas es que en lugar de trabajar con simples puertas o transistores, se dispone de colecciones de diferentes partes de circuitos que han sido depurados (puertas lgicas, circuitos MSI, RAM estticas, ficheros de registro, etctera).

Clulas normalizadas
El usuario tiene que ensamblar estos circuitos, verificarlos y finalmente enviar documentacin al fabricante de silicio para el desarrollo del primer prototipo. A pesar del concepto de clula normalizada, los perodos y los costes de desarrollo son superiores a los de las matrices de puertas.

Clulas normalizadas
En las matrices de puertas slo hay que realizar la mscara final que define las conexiones entre las puertas, mientras que en las clulas normalizadas, hay que realizar mscaras para todos los procesos de produccin de los CI. Elvolumen de fabricacin deber ser los suficientemente alto como para amortizar la inversin econmica realizada en el desarrollo

FPICs
Los FPICs (Field Programmable Integrated Circuits): son chips programables por el usuario mediante programadores comerciales. El trmino FPIC tambin incluye a los CI no destinados a las aplicaciones lgicas:
las memorias, los microcontroladores, los PLD (Programmable Logic Device), las FPGA (Field Programmable Gate Array) y los ASPLD (Aplication Specific Programmable Logic Devices).

FPICs
Los FPIC ofrecen soluciones de bajo coste, de tiempo de desarrollo corto y con menor riesgo que los circuitos a medida, las matrices de puertas y las clulas normalizadas. Los FPICs pueden ser:
PLDs ASPLDs FPGAs

PLDs
Los PLDs (Programmable Logic Devices) son pequeas ASICs(Application Specific Integrated Circuit)) configurables por el usuario capaces de realizar una determinada funcin lgica. La mayora de los PLD consisten en una matriz de puertas AND seguida de otra matriz de puertas OR. Mediante esta estructura, puede realizarse cualquier funcin como suma de trminos productos.

PLDs
A las memorias PROM, EPROM y EEPROM son PLDs.
muchas veces se las excluye de esta denominacin debido a que su contenido se define utilizando elementos de desarrollo propios de microprocesadores, tales como; ensambladores, emuladores y lenguajes de programacin de alto nivel.

Cuando se usan para realizar una funcin lgica y no para guardar un programa de un microprocesador, se las incluye dentro del trmino PLD.

ASPLDs
Los ASPLDs (Application Specific Programmable Logic Devices) son PLDs diseados para realizar funciones especificas como, decodificadores de alta velocidad, secuenciadores, interfaces para buses particulares, perifricos programables para microprocesadores, etc.

ASPLD
Partes del ASPLD son programables permitiendo la adaptacin del circuito a una aplicacin determinada, pero manteniendo su funcin bsica; as, por ejemplo, un decodificador lo personaliza el usuario, pero sigue siendo un decodificador. Estos circuitos estn muy optimizados para la funcin para la que han sido diseados. Los decodificadores slo tienen un trmino producto, carecen de puertas OR y resultan por consiguiente muy rpidos; por otro lado, los circuitos de interface para buses normalmente tienen un Fan-Out elevado.

FPGAs
Las FPGAs (Field Programmable Gate Arrays) contienen bloques lgicos relativamente independientes entre s, con una complejidad similar a un PLD de tamao medio. Estos bloques lgicos pueden interconectarse, mediante conexiones programables, para formar circuitos mayores. Existen FPGAs que utilizan pocos bloques grandes (Pluslogic, Altera y AMD) y otras que utilizan muchos bloques pequeos (Xilinx, AT&T, Plessey, Actel).

FPGAs
A diferencia de los PLDs convencional, no utilizan arquitectura de matriz de puertas AND seguida de la matriz de puertas OR y necesitan un proceso adicional de ruteado del que se encarga un software especializado.

FPGAs
La primera FPGA la introdujo Xilinx en el ao 1985. La programacin de las FPGAs de Xilinx basadas en RAM esttica es diferente a la programacin de los PLDs. Cada vez que se aplica la tensin de alimentacin, se reprograma con la informacin que lee desde una PROM de configuracin externa a la FPGA. Una FPGA basada en SRAM (RAM esttica) admite un nmero ilimitado de reprogramaciones sin necesidad de borrados previos.

FPGAs
En general la complejidad de una FPGA es muy superior a la de un PLD. Los PLD tienen entre 100 y 2000 puertas, las FPGAs tienen desde 1200 a 20.000 puertas y la tendencia es hacia un rpido incremento en la densidad de puertas. El nmero de flip-flops de las FPGA generalmente supera al de los PLD. Sin embargo, la capacidad de la FPGA para realizar lgica con las entradas suele ser inferior a la de los PLD.

FPGAs
Por ello: "los diseos que precisan lgica realizada con muchas patillas de entrada y con pocos flip-flops, pueden realizarse fcilmente en unos pocos PLDs, mientras que en los diseos en los que intervienen muchos registros y no se necesita generar combinaciones con un elevado nmero de entradas, las FPGAs pueden ser la solucin ptima".

CARACTERSTICAS DEL DISEO CON PLDs

Los PLDs estn situados en una zona intermedia entre los dispositivos a medida y la lgica de catlogo formada por los CI de funcin fija. Tienen casi todas las ventajas de los ASICs sin estar penalizados por un costo elevado para pequeas series. El ciclo de diseo con PLDs es mucho ms rpido que los de las matrices de puertas o las clulas normalizadas.

Caractersticas del diseo con PLDS

En determinadas aplicaciones, un PLD puede sustituir desde unos pocos hasta unas decenas de CI de funcin fija, mientras que los grandes ASICs pueden sustituir a cientos e incluso miles de CI. En ocasiones, los PLD se utilizan para realizar prototipos que posteriormente se llevarn a un ASIC ms complejo. El trabajo con PLDs proporciona: facilidad de diseo, prestaciones, fiabilidad, economa y seguridad.

Facilidad de diseo
Las herramientas de soporte al diseo con PLDs facilitan enormemente este proceso. Las hojas de codificacin que se utilizaban en 1975 han dejado paso a los ensambladores y compiladores de lgica programable (PALASM, AMAZE, ABEL, CUPL, OrCAD/PLD, etc).

Facilidad de diseo
Estas nuevas herramientas permiten expresar la lgica de los circuitos utilizando formas variadas de entrada tales como: ecuaciones, tablas de verdad, procedimientos para mquinas de estados, esquemas, etc. La simulacin digital posibilita la depuracin de los diseos antes de la programacin de los dispositivos. Todo el equipo de diseo se reduce a un software de bajo coste que corre en un PC, y a un programador

Prestaciones
Los PLDs TTL que hay en el mercado tienen tiempos de conmutacin tan rpidos como los circuitos integrados de funcin fija ms veloces. Los PLDs ECL son todava ms rpidos. Sin embargo, el incremento de velocidad obtenido con los dispositivos CMOS, que ya han igualado o superado en prestaciones a los dispositivos TTL, est provocando el abandono de la tecnologa bipolar por parte de los fabricantes.

Prestaciones
En cuanto al consumo de potencia, los PLDs generalmente consumen menos que el conjunto de chips a los que reemplazan.

Fiabilidad
Cuanto ms complejo es un circuito, ms probabilidades hay de que alguna de sus partes falle. Puesto que los PLDs reducen el nmero de chips en los sistemas, la probabilidad de un fallo disminuye. Los circuitos impresos con menor densidad de CI son ms fciles de construir y ms fiables. Las fuentes de ruido tambin se reducen

Economa
En este apartado, hay aspectos que resultan difciles de cuantificar. Por ejemplo, los costes de prdida de mercado por un introduccin tarda de un producto. Otros son ms claros, por ejemplo, la reduccin del rea de las placas de circuito impreso obtenida gracias a que cada PLD sustituye a varios circuitos integrados de funcin fija.

Economa
Muchas veces se consigue reducir el nmero de placas de circuito impreso economizndose en conectores. La reduccin de artculos en almacn tambin aporta ventajas econmicas. De la misma manera que para altos volmenes de produccin las memorias ROM resultan de menor coste que las EPROM, las HAL (Hard Array Logic) o PLDs programados por el fabricante proporcionan ahorros adicionales en grandes cantidades.

Seguridad
Los PLDs tienen fusibles de seguridad que impiden la lectura de los dispositivos programados, protegiendo los diseos frente a copias. Adems de los puntos mencionados, podemos aadir que los PLDs facilitan el ruteado de las placas de circulo impreso debido a la libertad de asignacin de patillas que proporcionan. Permiten realizar modificaciones posteriores del diseo y en ocasiones hacen posible la reutilizacin de circuitos impresos con algunos fallos, mediante una reasignacin de los PLDs

Arquitecturas de los (PLDs)

Existen en la actualidad infinidad de arquitecturas diferentes de PLDs y su nmero se incrementa da a da. Aunque resulta casi imposible hacer una referencia completa de todos los tipos de PLDs en el mercado, en este trabajo slo se presentarn algunas de las ms comunes y una amplia lista de las distintas PLDs que podemos encontrar en el mercado

ARQUITECTURAS DE LOS (PLDs)

PAL (Programmable Array Logic).

PAL (Programmable Array Logic). Tambin llamados PLAs, son un tipo de PLDs en las que se pueden programar las uniones en la matriz de puertas AND, siendo fijas las uniones en la matriz de puertas OR. Los dispositivos con arquitectura PAL son los ms populares y los ms utilizados, razn sta por la que dedicamos el siguiente captulo, para analizarlos ms a fondo.

FPLA (Field Programmable Logic Array).

Es un PLD en el que se pueden programar las uniones en ambas matrices. Son los dispositivos ms flexibles, pero resultan penalizados en tamao y en velocidad debido a los transistores adicionales en la matriz de puertas OR. Se utilizan fundamentalmente para construir mquinas de estados. Para otras aplicaciones, las PAL resultan ms efectivas. Las PAL y las FPLA son sistemas combinacionales incompletos porque teniendo n entradas, disponen de menos de 2n trminos producto

PROM (Programmable Read Only Memory).

Es un PLD en el que las uniones en la matriz de puertas AND es fija, siendo programables las uniones en la matriz de puertas OR (vase Figura 3.1.4). Una PROM es un sistema combinacional completo que permite realizar cualquier funcin lgica con las n variables de entrada, ya que dispone de 2n trminos productos.

PROM (Programmable Read Only Memory).

Estn muy bien adaptadas para aplicaciones tales como: tablas, generadores de caracteres, convertidores de cdigos, etc. Generalmente las PROM tienen menos entradas que las PAL y FPLA. Se pueden encontrar PROM con capacidades potencia de 2, que van desde las 32 hasta las 8192 palabras de 4, 8 o 16 bit de ancho.