Академический Документы
Профессиональный Документы
Культура Документы
Plano
de control:
de conexiones. Responsable de establecer, gestionar y liberar las conexiones. Una llamada puede consistir en mltiples conexiones. Una conexin puede ser punto a punto o multipunto, simtrica o asimtrica. Cualquier conexin puede ser establecida, modificada o finalizada durante una llamada. En este plano se transmite la informacin de sealizacin. Las celdas de sealizacin pueden ser procesadas directamente por los conmutadores
Plano
de gestin:
administracin y mantenimiento de los servicios. o Subdividido en gestin de niveles y en gestin del plano de gestin. o Gestin de niveles
Tiene una estructura de niveles Son las funciones de gestin especficas a cada nivel, son relativas a los recursos y a los parmetros residentes en las entidades del protocolo
Nivel
fsico:
capacidad de transferencia de celdas. o Realiza la conmutacin, la multiplexacin y el encaminamiento de celdas Las funciones del nivel fsico y del nivel ATM son las mismas tanto en el plano de usuario como en el plano de control
Nivel
de adaptacin ATM:
diferentes tipos de servicio a la arquitectura ATM, por lo tanto es dependiente del servicio o Agrupa la informacin de los niveles superiores en celdas ATM para enviarlas a travs de una red ATM o Tambin extrae la informacin de las celdas ATM y la transmite a los niveles superiores
Est
I.432 Las velocidades soportadas por el nivel fsico son 155.52 Mbps y 622.08 Mbps Las funciones tpicas del nivel fsico son:
o transferencia y recepcin de bits o sincronizacin de bits
Tiene
dos subniveles:
Slo
incluye las funciones que dependen de la naturaleza exacta del medio (fibra ptica, radio enlace,
cable coaxial, par trenzado de categoras superiores a 5)
Proporciona
la capacidad de transmisin de bits, incluyendo la transferencia de bits y la alineacin de los mismos Tambin incluye la codificacin y transformacin elctrico-ptica (en la red de acceso se puede utilizar un
medio elctrico en lugar de un medio ptico)
Si
el medio es ptico, el 1 es representado por la emisin de luz y el 0 por la ausencia de luz Si el medio es elctrico se usa el Coded Mark Inversion
o El 0 siempre es una transicin positiva en la mitad del
intervalo de tiempo correspondiente a un bit, la seal tiene el nivel bajo en la primera mitad del tiempo y el nivel alto en la segunda mitad o El 1 es siempre una seal de nivel constante durante todo el intervalo de tiempo, este nivel constante se va 0 1 0 0 1 1 0 0 0 1 1 Nivel alto alternando entre el nivel alto y el nivel bajo para cada uno de los sucesivos 1s
Nivel bajo
Existen diversos tipos de nivel fsico o Basado en la Synchronous Digital Hierarchy (SDH)
Se impone una estructura en el flujo de celdas ATM. Esta estructura recibe el nombre de trama En este caso un conjunto de celdas ATM es encapsulado en una trama sncrona Son necesarias celdas nulas
o Basado en celdas
No se impone la utilizacin de tramas La estructura consiste en un flujo continuo de celdas Las celdas son enviadas a medida son generadas Es necesario un mecanismo de sincronizacin
Es
el responsable de las operaciones del nivel fsico que no dependen del medio Podemos distinguir cinco funciones:
o Transmission frame generation / recovery
La transmisin en el nivel fsico se realiza mediante tramas Es subnivel es el responsable de la generacin y mantenimiento de la estructura de la trama apropiada a la velocidad dada
o Cell delineation
Este subnivel es responsable de generar un punto final para definir los bordes de una celda de modo que sta pueda ser recuperada Es independiente del sistema de transmisin usado El Header Error Control (HEC) es utilizado para reconocer el borde de una celda. Si un HEC correcto es reconocido para un nmero de celdas consecutivas, se asume que se ha encontrado el borde correcto de la celda. Para eludir alineaciones de celda maliciosas o errneas en la informacin del usuario, el campo de informacin de cada celda es desordenado antes de ser transmitido y es ordenado una vez ha sido recibido
Se recibe un flujo de bits y debemos determinar donde empieza la celda El mecanismo de alineacin de celdas propuesto se basa en la correlacin que existe entre los bits de la cabecera y los bits del campo HEC En general se propone utilizar el HEC usando un registro de desplazamiento de 40 bits Una vez calculado el HEC de estos bits, si coincide con los ltimos 8 bits se considera que los bits corresponden a una cabecera de celda, sino se desplaza un bit el registro de desplazamiento y se repite el clculo El siguiente diagrama de estados nos puede ayudar a explicar el proceso
bit a bit
BUSQUEDA
HEC correcto
SINCR
En el estado BUSQUEDA, el proceso de alineacin chequea bit a bit si los bits del HEC son correctos para el campo de cabecera considerado Cuando es correcto, se entra en el estado PRESINC. En este estado se asume que se ha encontrado una alineacin de celda correcta. Sin embargo, se requiere una confirmacin posterior que nos permita asegurarnos de que no hemos detectado errneamente un HEC vlido. Si en el estado PRESINC se recibe un HEC incorrecto volvemos al estado BUSQUEDA Si en el estado PRESINC se reciben delta celdas consecutivas, pasamos al estado SINCH El estado SINCH se abandona pasando al estado BUSQUEDA cuando alfa celdas consecutivas tiene el HEC incorrecto
o Cell header processing Cada cabecera de celda es protegida por un cdigo de control de errores de la cabecera, el HEC.
Este subnivel es el responsable de generar en el origen el campo de control de error de la cabecera y de procesarlo en el destino para determinar si la celda ha sufrido daos durante la transmisin El cdigo de 8 bits seleccionado permite corregir un error aislado y detectar errores mltiples. Aquellas celdas que contienen ms de un error en la cabecera son eliminadas
o Cell rate decoupling Esta funcin consiste en insertar y suprimir las celdas no asignadas (o libres) para adaptar la velocidad de las celdas a la velocidad disponible en el sistema de transmisin
para transportar las celdas ATM. El transporte de celdas es de extremo a extremo. Est orientado a la conexin y por esa razn se tiene como elemento bsico un circuito virtual o VC. No tiene reconocimientos y no garantiza una entrega fiable. Garantiza la entrega ordenada
El
el transporte unidireccional de las celdas ATM. Las celdas tienen un identificador nico llamado VCI que se encuentra en la cabecera. o Nivel de camino virtual (VP): describe el transporte unidireccional de las celdas que pertenecen al grupo de canales virtuales que estn asociados por un valor de identificador comn. Este identificador es llamado VPI y se encuentra en la cabecera de la celda.
o Un medio de
transmisin puede tener varios caminos virtuales y cada camino virtual puede transportar varios canales virtuales. o Un camino virtual es la agrupacin de varios canales virtuales.
ATM cells
Conexin
o La conexin se realiza entre dos extremos. o Celdas entregadas en el mismo orden de envo. o Cuando la conexin es establecida, se negocian los
parmetros de trfico entre el usuario y la red, estos parmetros pueden ser renegociados. o Full-duplex o Su identificador es el identificador de camino virtual + identificador de canal virtual : VPI+VCI.
o Generacin y Extraccin de la cabecera de la celda. Estas funciones se realizan en los puntos donde termina el nivel ATM o Control de flujo
Controla el trfico originado hacia la red, pero desde la red hacia el usuario.
Adapta
la informacin de los diferentes tipos de servicio a la arquitectura ATM. Adapta el trfico de usuario a una red basada en celdas.
o Agrupa la informacin de los niveles superiores en
celdas ATM para enviarlas a travs de una red ATM o Extrae la informacin de las celdas ATM y la transmite a los niveles superiores.
Se
Debe
Soporta
Servicios
Funciones
globales:
o Segmentacin y reemsamblado o Manejo de las variaciones en el retardo de celdas o Manejo del retardo de ensamblado en el payload de
celdas o Manejo de celdas prdidas y mal insertadas o Recuperacin en el destino de la frecuencia de reloj de la fuente. Existen diversos mtodos. o Recuperacin en el destino de la estructura de datos de la fuente o Monitorizacin y manejo de errores en el bit PCI o Monitorizacin de la informacin del usuario para detectar bits errneos y realizar las posibles acciones de correccin
Servicios proporcionados:
o Servicio en modo mensaje o Servicio en modo flujo de bits o Operacin asegurada o Operacin no asegurada