1 Funcionamiento Interno de Una Computadora

CAPTULO 5
Esquema de funcionamiento de un computador
5. Esquema del funcionamiento de un computador
En esta leccin se presenta el esquema de funcionamiento de un computador, analizando las unidades centrales que lo componen y cmo se interconectan: El procesador Elementos internos Temporizacin en la ejecucin de instrucciones Concepto de microprocesador y microcontrolador Procesadores RISC y CISC Jerarqua de memoria Estructuras bsicas de computadores Computadores personales (PC) Paralelismo
23-oct-01
Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa
5. Esquema del funcionamiento de un computador. Contenidos
CONCEPTOS PREVIOS FUNCIONAMIENTO INTERNO DE UNA COMPUTADORA EL PROCESADOR EL CONCEPTO DE INTERRUPCIN JERARQUA DE MEMORIA ESTRUCTURAS BSICAS DE INTERCONEXIN COMPUTADORES PERSONALES (PC) PARALELISMO EN COMPUTADORAS CONCLUSIONES
23-oct-01 Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa 3
5.1 CONCEPTOS PREVIOS: Unidades funcionales
Entradas (E)
Memoria masiva (MM)
Salidas (S)
Perifricos
Memoria principal (M)
Unidad de tratamiento (ALU)
Unidad de control (CU)

Procesador (CPU)
23-oct-01
5.1 Conceptos previos: elementos bsicos
En esta leccin vamos a utilizar como mdulos constructivos, los siguientes elementos (Captulo 4):
Biestables Registros Contadores ALU Memoria principal Puertos de E/S Buses
23-oct-01
Biestables
Elemento de memoria (Z) que almacena 1 bit. Carga en el biestable Z de un 1: Z1
1 0 0 0 Z 1 1 1 Z 1
23-oct-01
Seal de control
c=0
entrada 0 1 0 0 1 1 1 0
entrada
Seal de control
0 1
0 0
0 1
Registro:
salida
Memoria para almacenar un dato, direccin o instruccin individual Suelen ser de 8, 16, 32, 64 128 bits Una seal de control hace que se cargue la informacin de entrada, y cambie su contenido Ejemplo de carga: R7 RM
Contadores
Ascendente de 8 bits: 0, 1, 2, 3, 4,...., 255, 0, 1,.... (en binario) Incremento: PC PC+1 Carga en paralelo: PC DR
23-oct-01
ALU
BS BA op BS La operacin a efectuar se establece con las seales de control. P.e., suma Seales de control: 001 Operacin: BS BA + BS
Dato 1
Dato 2
BA
BB
Seales de control
ALU
BS
Resultado
23-oct-01
5.1 Conceptos previos: elementos bsicos Memoria principal:

Se divide en posiciones o palabras de memoria.
3745 2356 3725 4832 2437 4326 0 1 2 3 4 5
3456
25
Para leer o escribir, es necesario proporcionar la direccin de acceso. Una memoria dispone de las siguientes E/S: Entrada de datos (DBI) Salida de datos (DBO) Entrada de direccin (AB) Seales de control: IO/M=0 operar con la memoria R/W=0 escribir; R/W=1, leer
Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa 10
23-oct-01

Seal de control R/W=0, escribir R/W=1, leer [1] direcciones
0 1 2 3 4 5 6 7 8 9 10 11
posiciones opalabras dememoria
Dato de entrada (DBI)
Dato de salida (DBO) [0

1 0 1 0 1 1 1 01 0 0 0 1 1 1
16 hilos
16 hilos
Direccin (AB)
2m
0 1 0 direcciones 1 0 1 1 1 0 1 0 0 0 1
Escritura en memoria:
1 1
[7] mhilos
M(AB) DB DBO M(AB)
Lectura de memoria:
23-oct-01
11
Puertos de E/S: Desde el punto de vista del procesador cada perifrico es un conjunto de registros, que se denominan puertos de E/S Para leer o escribir en un puerto: hay que proporcionar su identificacin binaria (direccin), y generar las siguientes seales de control: IO/M=1 operacin de E/S R/W=0 salida; R/W=1, entrada
23-oct-01
12

Buses: Conjunto de conductores que transfieren en paralelo la informacin. Sirven de camino de interconexin entre unas unidades y otras. Frecuentemente se utiliza un bus (bus del sistema), que a su vez, se compone de tres buses: Bus de direcciones Bus de datos Bus de control
8
23-oct-01
13
5.1 Conceptos previos: Ejemplo de interconexin de las unidades
Perifrico s Unidad de tratamiento Unidad de control
Memori a central
M
IPv
Procesador
Bus de direcciones Bus de datos Bus de control
OPv
23-oct-01
14
5.3.1 Elementos internos del procesador
Unidad de tratamiento
Unidad de control
rD
RT RF FF Z S ALU C V
reloj
r1 r0
SP IR
Lgica de control
PC
AR DR
23-oct-01
15

Unidad de tratamiento Unidad de control
rel oj
Banco de registros de uso general (RF: r0 a rD) Almacen temporal de datos y/o direcciones Registro temporal (RT)
rD
RF
RT
r1
ALU
F FZ
r0 C V
DR
o SP
IR PC
Lgica de control
AR
Biestables indicadores o de condicin (FF): C: Acarreo S: Indicador de signo (si el ltimo resultado de la ALU es negativo: S=1) Z: Indicador de cero (si el ltimo resultado de la ALU es cero, Z=1) P: Indicador de paridad (si la paridad del ultimo resultado es par, P=1) V: Indicador de desbordamiento El conjunto de estos biestables forma la palabra de estado (o SW, "Status Word").

Unidad de tratamiento rD
RF RT F FZ
rel oj
Unidad de control
Lgica de control
r1
ALU
r0
C V DR
o SP
IR PC
AR
Registro de direccin (AR), donde deber ubicarse la direccin del dato/instruccin a leer o escribir en memoria (o de un puerto de perifrico) Registro de datos (DR), donde se almacenar el dato a escribir en la memoria o la informacin leda de la memoria (o de un perifrico) Lgica de control, circuitos que generan las seales de control (con reloj) Registro de instruccin (IR), memoriza temporalmente la instruccin del programa que la unidad de control est interpretando o ejecutando Contador del programa (PC), registro-contador que contiene en todo momento la direccin de memoria dnde se encuentra la instruccin siguiente a ejecutar.
RF
Unidad de control Memoria
Perifricos
RT
r1 r0
F F Z S C V
reloj o
IPv
SP
Lgica de control
ALU
IR PC
OPv
AR
DR Bus de direcciones Bus de datos Bus de control
23-oct-01
18
5.3.1 Elementos internos del procesador: funcin del contador de programa

Memoria Unidad de control
......... 100A A73C 100B 7C4D 100C 65AD 100D BC73 100E 1000 100F 3A02 1010 7BC0 ...........
RF
RT
r1 r0
F F Z S C V
reloj o
SP IR BC73 100E PC
Lgica de control
ALU
AR
DR
Bus de direcciones Bus de datos Bus de control
23-oct-01
19
5.3.2 Temporizacin
La ejecucin de cualquier instruccin se realiza en dos fases: Fase de captacin de instruccin. Siempre que se inicia una instruccin el procesador capta de la memoria la instruccin siguiente a ejecutar. AR PC DR M(AR) IR DR (En IR queda almacenado el codop de la instruccin) PC PC + 1
(suponemos que cada instruccin ocupa una sola posicin de memoria) Fase de ejecucin Se realizan las operaciones especficas correspondientes al cdigo de operacin (codop) de la instruccin captada, generndose las seales de control oportunas..
La ejecucin de una instruccin lleva consigo por lo menos un acceso a memoria (para captar la instruccin), pudiendo efectuar accesos adicionales (captacin de operandos, memorizacin de resultados, etc.)
5.3.2 Temporizacin
AR PC DR M(AR) IR DR PC PC+1
Fase de captacin de instruccin
...
codop1
codop2
codop3
codop4
codop5
...
codopn
Fase de ejecucin de instruccin
23-oct-01
21
5.3.2 Temporizacin
Las operaciones: carga de un registro: MA, PC o IR MR, lectura de memoria: RM M(DM), incremento del contador de programa: PC PC+1, etc.) son las operaciones ms elementales que puede hacer el computador, y reciben el nombre de:
microoperaciones
Se puede concluir que una instruccin mquina, implica la realizacin de un conjunto determinado de microoperaciones en un orden preestablecido.
23-oct-01
22
5.3.2 Temporizacin
Ejemplo 5.1
Computador de palabras de 16 bits. En M(H0039) instruccin H0700: r7 M(rD) rD contiene H54C2 Contenidos de memoria: en la figura Qu microoperaciones se realizarn durante la ejecucin de la instruccin, y los cambios que van teniendo lugar en PC, IR, AR, DR y r7.
direcciones Contenidos 0000 7AC4 0007 0039 003A 003B 003C 54C2 FFFF 65C9 0700 607D 2D07 C000 D7A2 3FC4 instrucciones
dato
23-oct-01
23
5.3.2 Temporizacin
Contenidosderegistros PC Microperaci n ARPC DRM(AR) Captaci n de nstrucci n IRDR 003 9 003 9 003 9 003 9 IR AR DR R7 -
direcciones 0000
Contenidos 7AC4
0007
65C9
0700 607D 2D07 C000 D7A2 3FC4
Fase
Valores iniciales
003 9
003 9 003 9
0039 003A 003B 003C 54C2
070 0
0700
FFFF
070 0
070 0
070 0
PCPC+1
ARrD
003 A
003 A
003 0
0700
0700
54C 2
Ejecuci DRM(AR) n de 23-oct-01 nstrucci r7DR n
003 070 54C D7A A 0 2 2 Introduccin a la Informtica A.Prieto 003 070 54C D7A D7A (c) McGraw-Hill / Interamericada de Espaa A 0 2 2 2
24
5.3.2 Temporizacin
carga AR rD DR M(AR) r7 DR
suma
salto
rutina SP SP-1 AR SP DR PC M(AR) DR PC rD
retorno AR SP DR M(AR) PC DR SP SP+1
RT rD r0 r7+RT
...
PC rD
Fase de ejecucin de instruccin
23-oct-01
25
5.3.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR
Segn lo visto el procesador ejecuta secuencialmente las instrucciones del programa. Sin embargo, con las instrucciones de control se puede alterar el orden de ejecucin de un programa, saltando el mismo a la ejecucin de una instruccin ubicada en una direccin de memoria arbitraria, ds, especificada en la instruccin de salto.
Una vez ejecutada la instruccin de salto el programa ejecuta la instruccin contenida en la posicin ds y las que se encuentren sucesivamente a partir de ella
23-oct-01
26
5.3.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR (2)
Hay dos tipos de instrucciones de control:

Bifurcaciones (o saltos incondicionales) y saltos (condicionales) Llamadas a procedimientos y retornos de procedimientos, condicionales o incondicionales.
En las instrucciones condicionales, el salto o llamada slo se produce si se cumple alguna o algunas condiciones, establecidas por el valor de alguno de los biestables indicadores (Z, S, P, V, etc.)
5.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR (3)

Bifurcaciones (o saltos incondicionales) y saltos (condicionales) Se altera el orden de ejecucin saltando a una instruccin ubicada en una direccin de memoria arbitraria, ds, establecida por el programador. En la fase de ejecucin el procesador cambia el contenido del contador de programa por ds PC ds as en la siguiente captacin de instruccin, al leer de memoria la instruccin cuya direccin est en PC se capta es la instruccin que est en la direccin ds (se produce automticamente el salto). En el ejemplo que estamos considerando, la direccin de salto debe darse a travs del registro rD; es decir, el procesador ejecuta la instruccin de salto haciendo: PC rD
5.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL: llamadas a subrutinas
Llamada a una subrutina (procedimiento o rutina)

Tras la ejecucin de la instruccin de llamada, se ejecuta otro programa (procedimiento, rutina o subrutina). Una vez ejecutado la subrutina, se retorna (con una instruccin de retorno) al programa desde el que se hizo la llamada, que contina ejecutndose a partir de la posicin desde la que se salt a la subrutina. Una subrutina, a su vez, puede incluir llamadas a otros subrutinas, y as sucesivamente
23-oct-01
29
5.3.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL: llamadas a subrutinas
07CD 07CE 107A 107B . . 2FFF
. . CALL 10A3 . . . .
1
10A3 . 6FAB 6FAC . . 6FFF . . CALL 7CD9 . . . RET
2
7CD9 . AB35 AB36 . . AC55 . . CALL 003C . . . RET
3
003C . . . . 05AC . . . . . RET
23-oct-01
30
5.3.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL: llamadas a procedimientos
La diferencia entre un salto y una llamada a un procedimiento, es:

cuando acaba de ejecutarse el procedimiento llamado hay que retornar al programa que lo llam concretamente se debe retornar a la instruccin inmediatamente despus de la de llamada, que es precisamente la que se encuentra en la direccin contenida en el PC al ejecutarse la instruccin de llamada. Por tanto, hay que memorizar temporalmente los contenidos del PC de las instrucciones de llamada a procedimientos. Cuando se retorna a un procedimiento de llamada, la direccin de vuelta puede eliminarse dicha memoria.

El almacenamiento de las direcciones de las instrucciones de llamada se realiza en una memoria o estructura de datos de tipo pila (memoria LIFO, "Last Input First Output)
Pila PC PC ds
PC Pila
5.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL: llamadas a procedimientos
En consecuencia, las microoperaciones a realizar durante la fase de ejecucin de las llamadas a procedimientos sern:
Llamada a procedimiento:
Pila PC PC ds
ds, es la direccin de comienza del procedimiento (contenido de rD, en el computador-ejemplo).
Retorno de procedimiento: PC Pila
23-oct-01
33
5.3.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL: Implementacin de llamadas a procedimientos
Implementacin de la pila. Dos opciones:

En los computadores de muy alta velocidad se suele disear con circuitos especficos, de la propio procesador. Por lo general, la pila se gestiona o simula en la MP; almacenndose las direcciones de retorno en una zona (zona LIFO) de la MP. El procesador contiene un registro especfico (puntero pila o SP, Stack Pointer) que contiene en todo momento la direccin donde se guard la ltima direccin de retorno (cabecera de la pila) Existen instrucciones mquina especficas para el uso del SP
5.3.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL: Implementacin de llamadas a procedimientos

Memoria RAM
Opcin pila en memoria principal:
Zona libre para futuros anidamientos Zona LIFO (pila) SP, cabecera de pila Direcciones de retorno apiladas
SPSP-1; AR SP; DR PC; M(AR) DR; PC rD
Llamadas:
Direccin retorno Direccin retorno Direccin retorno
Retornos:
AR SP; DR M(AR) PC DR; SP SP+1
23-oct-01
35
5.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL: Implementacin de llamadas a procedimientos
carga AR rD DR M(AR) r7 DR
suma
salto
rutina SP SP-1 AR SP DR PC M(AR) DR PC rD
retorno AR SP DR M(AR) PC DR SP SP+1
RT rD r0 r7+RT
...
PC rD
Fase de ejecucin
23-oct-01
36
Qu es mejor pila hard o pila soft?

Como la gestin de pila en la memoria principal implica la realizacin de lecturas o escrituras en la MP, esta forma es mucho ms lenta que utilizar una memoria LIFO hardware especfica. No obstante, la pila hardware es menos verstil (el nivel de anidamiento viene fijado por el tamao fsico de la pila) y el tamao del procesador ser mayor (en vez de contener el registro SP debe contener toda la pila). Algunos computadores (RISC, por ejemplo), contienen pila hard, y cuando se llena utilizan pila en MP
5.3.4 MICROPROCESADORES Un microprocesador es un procesador (CPU) implantado en uno o varios circuitos integrados.
Funciones (las de cualquier procesador): Almacena temporalmente las instrucciones. Interpreta los cdigos de operacin de las instrucciones, y genera las seales de control. Genera las secuencias de tiempo que sincronizan los intercambios de informacin entre el microprocesador y su exterior. Contiene registros para el almacenamiento temporal de datos y direcciones. Efecta las operaciones aritmticas y lgicas tpicas de una ALU.
Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa 38
23-oct-01
5.3.4 MICROPROCESADORES
Los microprocesadores surgieron a partir de 1971, como consecuencia del alto grado de miniaturizacin de circuitos integrados logrado por la tecnologa electrnica. En la actualidad en un nico chip se integran millones de transistores. Los microprocesadores actuales, adems de los circuitos de un procesador clsico, suelen contener:
Procesador de coma flotante (FPU) Sistema o unidad de gestin de memoria (MMU) Memoria cach (se estudiar ms adelante, en esta misma leccin), Etc.
Un microcontrolador es un circuito integrado que contiene, total o parcialmente, los cinco elementos bsicos de una computadora completa (unidad de control, unidad de tratamiento, memoria y puertos de entrada/salida), estando proyectados para aplicaciones de supervisin, monitorizacin, gestin y control en sistemas tales como:
aparatos de telefona, Electrodomsticos (lavadoras, etc.), instrumentacin mdica, control de robots, lneas de ensamblado, control de semforos, etc.
23-oct-01
40
Los microcontroladores se diferencian de los microprocesadores en que

contienen en su interior no slo la CPU, sino tambin otros elementos como puertos de entrada/salida y memoria principal (ampliable externamente), y estn orientados a aplicaciones especficas de control.
Ejemplos:
TMS1000 (de 4 bits de longitud de palabra), Intel 8051 (8 bits) dispone de 40 patillas de entrada/salida, una CPU de 12 MHz, memoria ROM de 4KB, y memoria RAM de 128 Bytes, y 32 lneas de E/S Intel 8096 (32 bits).
Los procesadores y controladores son circuitos que, por ser muy verstiles, pueden construirse en grandes series a muy bajo precio. Los procesadores se utilizan para
construir computadoras (microcomputadoras) al igual que los microcontroladores, embebidos en multitud de sistemas, de hecho la mayor parte de los sistemas electrnicos digitales actuales se construyen con microprocesadores o microcontroladores, por ser una opcin muy econmica.
Un sistema embebido es un sistema controlado por un microprocesador o un microcontrolador cuyo hardware y software estn especialmente diseados y optimizados para resolver una problema concreto. Por lo general, interactan continuamente con su entorno con objeto de monitorizar o controlar algn proceso 23-oct-01 Introduccin a la Informtica A.Prieto
(c) McGraw-Hill / Interamericada de Espaa
Hay sistemas embebidos en multitud de electrodomsticos (lavadoras de ropa, lavavajillas, hornos de microondas, etc.), equipos musicales y de vdeo (lectoras/graba-doras de casetes, CD, televisores, vdeos, mquinas de fotos, etc.), juguetes electrnicos (consola de videojuegos), sistemas de control industrial, Perifricos de computadores comunicaciones de datos (telfonos inalmbricos, telfonos mviles, mdem, etc.), equipos militares y armamento, etc. Un coche moderno puede contener del orden de 100 microprocesadores y microcontroladores que controlan: encendido, desplazamiento de la transmisin, control de potencia, antibloqueo del freno, control de traccin y seguridad (disparo de la bolsa de aire, etc.). 23-oct-01 43 Introduccin a la Informtica A.Prieto
(c) McGraw-Hill / Interamericada de Espaa
5.3.4 MICROPROCESADORES: Intel
23-oct-01
44
5.3.4 MICROPROCESADORES: Intel
23-oct-01
45
5.3.4 MICROPROCESADORES: otros fabricantes Adems de Intel, hay otros fabricantes:

Motorola AMD Cyrix Etc.
Ver tablas en la web del texto:
http://atc.ugr.es/intro_info_mcgraw.html
23-oct-01
46
5.3.5 Procesadores RISC y CISC

Procesador CISC (Computadora con repertorio de instrucciones complejo).
Diseo de los procesadores de forma que el repertorio de instrucciones mquina sea lo ms completo posible, as: Los traductores de lenguajes son ms sencillos, y la ejecucin de los programas es rpida Esta tendencia era seguida hasta los 80 por la totalidad de los diseos: DEC VAX, Intel 80x86 y Motorola 680x0. Los repertorios contenan del orden de 200 a 300 instrucciones, muchas de ellas sofisticadas, consumiendo la ejecucin de cada una de ellas mltiples ciclos de reloj No obstante, estudios estadsticos muestran que muchas instrucciones mquina apenas se utilizan
5.3.5 Procesadores RISC y CISC

Procesadores RISC (Computadoras con repertorio de instrucciones reducido):
Se reduce el nmero de instrucciones (operaciones bsicas). Formatos de las instrucciones muy regulares Las operaciones de la ALU con datos de los registros (16 a 64). Intercambios de datos entre el procesador y la memoria slo con instrucciones especficas de carga en registro (load) y de memorizar el contenido de un registro (store). Unidad de control RISC es mucho ms sencilla que la CISC, tiempo de diseo de un procesador se reduce notablemente, y se puede ejecutar, por trmino medio, una instruccin en tan slo un ciclo de reloj. La tendencia RISC dio lugar a muchas ideas que se aplican tambin a los CISC actuales
5.4 CONCEPTO DE INTERRUPCIN
Una interrupcin (o excepcin o trap) es una detencin de la ejecucin de un programa antes de que concluya. Esta se realiza para ejecutar otro programa que gestiona o atiende la interrupcin, continundose despus con la ejecucin del programa interrumpido.
23-oct-01
49
Los orgenes de las interrupciones pueden ser muy diversos; por ejemplo:
Fallo de la alimentacin. Anomalas del hardware. Peticin de E/S de un perifrico. Desbordamiento en la ALU Utilizacin de una instruccin mquina inexistente Gestin de tiempo compartido (la interrupcin la provoca el reloj de tiempo real) Violacin de la proteccin de memoria. Peticiones del programador o usuario.

La produccin de interrupciones usualmente se gestiona siguiendo 5 pasos.
2 Programa PE que se va a interrumpir
Reconocimiento de la interrupcin (IA)
Inhabil. interrupciones Salvar contenidos CPU Inicio de la interrupcin 1
Peticin de interrupcin (IR)
Determinacin del origen de la interrupcin 3 Servicio del requerimiento realizado Programa preferente
instrucciones
4 Restaurar contenidos CPU Habilitar interrupciones
Fin de la interrupcin
Regreso a PE
23-oct-01
51
5.4 CONCEPTO DE INTERRUPCIN (3)
Puede observarse que la atencin de una interrupcin del tipo descrito es un caso muy particular de llamada a un procedimiento. En un computador las interrupciones se producen con una gran frecuencia. (Pueden producirse, por ejemplo, con intervalos de tiempo menores de 1 ms)
23-oct-01
52
5.4 JERARQUA DE MEMORIA
Parmetros: capacidad, velocidad y precio Problema: Diferencia de velocidad de 1 2 rdenes de magnitud entre procesador y memoria.
Solucin: Memoria cach. Circuitos de tecnologa rpida (CMOS- esttica o ECL) que se sitan entre procesador y memoria
23-oct-01
53
rdenes de magnitud de distintos parmetros

Nive l
0 1 2 3 4 5 6 7 8 23-oct-01
Dispositivo
Registrosprocesador Memoriacach(SRAM) Memoriaprincipal(DRAM) Discoduro(magntico) DiscopticoCD-ROM Discomagnetoptico (WMRA) DiscopticoWORM Cintamagntica(DAT) Disquetes
Capacidad
<1KB 32KBa4MB 1MBa1GB 100MB200GB 680MB 0,5a1GB 650MB 2.56GB 2.88MB
Tiempode acceso
3a100ns 10a40ns 30a100ns 8a18ms 0.1a0.3s 0.03s 0.1a0.3s 60s 100ms
Anchode bandaMB/s
400a1.000 200a400 100a200 1a5 0.6 0.15 0.15 0.207 0.05 54
Nivel 0
Registros de la CPU
Nivel 1
Cach ( SRAM )
Nivel 2
Memoria principal ( DRAM )
Nivel 3
Discos magnticos ( Winchester )
Nivel 4
Cintas magnticas ( DAT, etc. )
CAPACIDAD
23-oct-01
55
5.4 JERARQUA DE MEMORIA El procesador capta los datos e instrucciones de la cach, si no estn all, se produce una falta o fallo, y se buscan en la MP, y as sucesivamente, .... Se pasan bloques consecutivos de informacin a los niveles superiores de memoria, conforme se van necesitando. Principio de localidad espacial: Si se accede a una
posicin, hay mucha probabilidad de acceder a las cercanas Principio de localidad temporal: Si se accede a una posicin, tiende a ser referenciado de nuevo
(Ejemplo: Memoria Virtual, en Captulo 9)

23-oct-01
56
5.6 ESTRUCTURAS BSICAS DE COMPUTADORES

Recurdese que los distintos elementos de un computador se interconectan por medio de BUSES, de acuerdo con una determinada organizacin. Un bus suele componerse, a su vez, de 3 buses (sub-buses): Sub-bus de datos transporta los datos (e instrucciones) que se transfieren. Suele ser bidireccional. Sub-bus de direcciones transporta la direccin de la posicin de memoria o del perifrico que interviene en el trfico de informacin. Sub-bus de control contiene hilos que transportan las seales de control y de estado (seales de interrupcin, seales que indican la direccin de la transferencia de datos, que coordinan la temporizacin de eventos, etc.)
Formas ms sencillas de interconexin de unidades:

Un bus del sistema, con conexin directa, o no entre procesador y Memoria (estructura unibus)
M em oria
CPU
Perifrico 0
Perifrico 1
Bus del sistem a
(a)
CPU
M em oria
Perifrico 0
Perifrico 1
Bus del sistem a (b)
23-oct-01
58

Ventajas: muy flexible (para conectar distintos perifricos) y muy econmico. Se impusieron en los primeros minicomputadores (DEC-PDP).
Problemas: Mucho trfico en el bus. Los elementos ms lentos ralentizan a los ms rpidos (Debido a la jerarqua de memoria).
Soluciones: Controladores de E/S Ms buses: buses especficos de E/S Controlador para Acceso Directo a Memoria (controlador DMA)
5.6 ESTRUCTURAS BSICAS DE COMPUTADORES Controladores de E/S Ms buses (buses especializados)

CPU Per. 00 Per.01 .... Per.0n Per. 10 Per.11 .... Per.1n
Cache
Memoria Principal
Controlador de E/S
Controlador de E/S
Canal 0
Canal 1
Bus del sistema

(a)
Per. 00
Per.01
....
Per.0n
Per. 10
Per.11
....
Per.1n
Controlador de E/S CPU Canal 0
Controlador de E/S Canal 1
Cache
Memoria Principal
Bus de E/S
Adaptador bus
(b)
Bus del sistema
23-oct-01
60
5.6 ESTRUCTURAS BSICAS DE COMPUTADORES (8).

Controlador para Acceso Directo a Memoria (controlador DMA)
Per. 00
Per.01
....
Per.0n
Per. 10
Per.11
....
Per.1n
Controlador de E/S Canal 0 CPU
Controlador de E/S Canal 1 Bus de E/S Memoria Principal
Cache
DMA
Bus del sistema
23-oct-01
61
5.7 COMPUTADORES PERSONALES (PC)

FPU CPU Cache Cache externa
Bus CPU-memoria microprocesador
Memoria principal
DMA y Puente PCI
Bus local PCI
Controlador grfico
VRAM
Controlador SCSI
Bus SCSI
Puente ISA
Bus ISA
Acelerador
Disco DVD Escner
Controlador disquete
Tarjeta de sonido
Modem
Controlador impresora
23-oct-01
62

Se observa que hay una gran variedad de buses (Captulo 8) Las unidades centrales se ensamblan en una placa base (tarjeta madre), en la que existen ranuras para tarjetas de expansin.
Tarjetas de expansin (ISA, PCI, etc.)
Microoprocesador Chipset
Memoria RAM Chipset
Memoria ROM
23-oct-01
63

Memoria principal: Se suministran en pequeas tarjetas de circuito impreso o mdulos de memoria que agrupan varios chips. Tipos de mdulos: SIMM, pueden contener 8 chips de 32 o 64 Mbits cada uno totalizando una mdulo de 32 64 Mbytes, respectivamente. Hay versiones con conectores de 30 72 contactos, segn sea de 8 32 bits el ancho del bus. DIMM , pueden almacenar 64 128 MB o ms. Los contactos estn por las dos superficies de la tarjeta, teniendo 84 por cada lado (168 en total. En un instante dado es capaz de leer o escribir datos de 64 bits (ancho del bus de datos de 64 hilos). RIMM, son como los DIMM, pero tienen una asignacin de conectores distinta, y se usan como mdulos de las memorias Direct RDRAM
conectores (oro) SIMM
(64 Mbits x 8 = 64 MBytes
DIMM
(64 Mbits x 16 x 2 = 256 MBytes)
23-oct-01
65
5.7 COMPUTADORES PERSONALES (PC): Ejemplo de placa base

TARJETA MADRE SE440BX (Pentium 500 MHz, buses 66/100 MHz)
PUERTOS DE AUDIO/JUEGOS (opt)
CONECTAR POR LAN CONECTAR POR TELFONO
PARALELO COM 2 COM 1

TECLADO/ RATN
CD IN(opt) TLF(opt) AUXIN(opt)
Por si incorpora sonido
CHASIS ACELERADORDE GRFICOS(AGP)
SLOT 1 (Procesador PENTIUM II)
CONECTORPCI
CONECTORPCI
CONECTORPCI
CONECTORPCI
ALTAVOZ SELECCIN DE CONFIGURACIN
CONECTORISA
12/1998. A.Prieto
CONECTORISA
VENTILADOR 2
CHIP SET
CONECTORDEMEMORIA DIMM2 CONECTORDEMEMORIA DIMM1 CONECTORDEMEMORIA DIMM0 ALIMENTACINPRIMARIA
VENTILADOR 3
PC/PCI(OPT) Batera CHIP SET
IDE SECUNDARIO
IDE PRIMARIO ALIMENTACIN3.3 V
VENTILADOR 1
DISQUETERA 27 +
ALTAVOZ RESET PWR LED
1 +
HD LED
+
INFRARROJOS
+
SUSP. PWR ON
23-oct-01
66

Slot 1:procesador Pentium II Memoria DIMM: mdulos de 8 16 32 64 128 MB (memoria total mxima: 384Mb). Acelerador de grficos (AGP): conector para tarjeta aceleradora de cambios de imgenes en pantalla de altas prestaciones (bus de 128 bits) Conectores PCI: para insertar elementos tales como: tarjeta de video, tarjeta de red, tarjeta de captura de vdeo (TV), y disco duro (SCSII) Conectores ISA: para conectar elementos tales como disco duro (SCSII), mdem interno, tarjeta de red, y tarjeta de sonido Conectores IDE: (en cada uno hasta 2 perifricos): para conectar, con anchos de banda de hasta 16,6 MB/s dispositivos EIDE (que contienen en su interior el controlador) tales como disco duro (HD), unidad de CD-ROM, unidad grabadora de CDROM, y unidad de DVD-ROM

Conector paralelo (LPT): conexin de dispositivos tales como impresora y escner de imgenes. Conectores serie (COM1, COM2): para dispositivos tales como ratn, modem externo, y otro tipo de perifricos serie, etc. USB: conector para perifricos con interfaz USB: conexin serie a 12 Mbits/seg, con alimentacin a travs del bus y plug and play; es decir, el sistema operativo automticamente reconoce e instala los perifricos a l conectables. Chipset: son unos circuitos integrados (1, 2 3) que agrupan una funciones diversas de la placa base. Dependen del tipo de microprocesador, contienen el reloj de tiempo real, diversos adaptadores (puente PCI, por ejemplo), controladores (de memoria, de teclado, del ratn, del acelerador de grficos, de la interfaz USB, etc.) y determinan la velocidad mxima del bus de memoria y otros circuitos externos al microprocesador.
23-oct-01
68

Disquetera: conector para unidad de disquetes. Conectores del panel frontal: Conexin para altavoz Interruptor para reiniciar el arranque del PC (Reset) Indicador luminoso de encendido (POWER LED) Indicador luminoso de disco duro en funcionamiento (HD LED) Entrada para infrarrojos Indicador de que el sistema esta con alimentacin elctrica pero en reposo; es decir, en estado suspendido(Sleep). Interruptor para encendido (Power On) Dentro del chasis tambin se encuentra la fuente de alimentacin. En un Pentium IV, a partir de la tensin alterna de la red (200240V, consumo 2,5 A) se obtienen las siguientes DC: +5V (20A), -5V (0,5A), 12V (8A), -12V (0,5A) y 3,3V (14A)

A. Conectar por telfono B. Conectar por LAN C. Ventilador 3 D. Conector de telfono E. Conector de audio de CD-ROM F. Conector auxiliar G. Conector del chasis H. Slot 1 I. Ventilador 2 J. DIMM K. Ventilador 1 L. Alimentacin primaria M. Lector de disquetes N. Conectores IDE O. Conector AGP P. Conector PC/PCI Q. Batera R. Flash BIOS S. Seleccin de configuracin T. Altavoz U. Conectores PCI V. Conectores ISA

Conectores para ventiladores
23-oct-01
71
5.8 PARALELISMO EN COMPUTADORAS La mejora de prestaciones en computadoras se debe a:

Avances de la tecnologa (miniaturizacin, consumo, velocidad y precio) Nuevas arquitecturas: paralelismo.
Paralelismo:
A nivel de instrucciones Segmentacin de cauce Arquitecturas superescalares A nivel de procesadores
5.8 PARALELISMO EN COMPUTADORAS
Paralelismo:
A nivel de instrucciones A nivel de procesadores: SISD (computadores von Neumann), un solo procesador. SIMD. Cada instruccin opera con mltiples datos: Procesadores vectoriales Procesadores matriciales (con unidades funcionales segmentadas que operan a la vez con 64 a 256 elementos). MIMD (mltiples procesadores): Multiprocesadores Multicomputadores (Cluster de estaciones de trabajo, ...)
5.8 PARALELISMO EN COMPUTADORAS
Arquitecturas de computadoras
SISD (von Neumann)
SIMD
MIMD
Procesadore s matriciales
Procesadore s vectoriales
(multiprocesadores)
Memoria compartida
Paso de mensajes
(multicomputadoras)
UMA
23-oct-01
NUMA
MPP
Cluster s 74

1 Funcionamiento Interno de Una Computadora

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

1 Funcionamiento Interno de Una Computadora

Загружено:

Авторское право:

Доступные форматы

CAPTULO 5

Esquema de funcionamiento de un computador

5. Esquema del funcionamiento de un computador

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5. Esquema del funcionamiento de un computador. Contenidos

5.1 CONCEPTOS PREVIOS: Unidades funcionales

Memoria masiva (MM)

Memoria principal (M)

Unidad de tratamiento (ALU)

Unidad de control (CU)

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.1 Conceptos previos: elementos bsicos

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.1 Conceptos previos: elementos bsicos

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.1 Conceptos previos: elementos bsicos

5.1 Conceptos previos: elementos bsicos

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.1 Conceptos previos: elementos bsicos

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.1 Conceptos previos: elementos bsicos Memoria principal:

5.1 Conceptos previos: elementos bsicos

posiciones opalabras dememoria

Dato de entrada (DBI)

Dato de salida (DBO) [0

M(AB) DB DBO M(AB)

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.1 Conceptos previos: elementos bsicos

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.1 Conceptos previos: elementos bsicos

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.1 Conceptos previos: Ejemplo de interconexin de las unidades

Perifrico s Unidad de tratamiento Unidad de control

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.3.1 Elementos internos del procesador

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.3.1 Elementos internos del procesador

5.3.1 Elementos internos del procesador

5.3.1 Elementos internos del procesador

Unidad de control Memoria

DR Bus de direcciones Bus de datos Bus de control

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.3.1 Elementos internos del procesador: funcin del contador de programa

Bus de direcciones Bus de datos Bus de control

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

Fase de captacin de instruccin

Fase de ejecucin de instruccin

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

0039 003A 003B 003C 54C2

Ejecuci DRM(AR) n de 23-oct-01 nstrucci r7DR n

Fase de captacin de instruccin

rutina SP SP-1 AR SP DR PC M(AR) DR PC rD

retorno AR SP DR M(AR) PC DR SP SP+1

Fase de ejecucin de instruccin

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.3.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR

Introduccin a la Informtica A.Prieto (c) McGraw-Hill / Interamericada de Espaa

5.3.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR (2)

Hay dos tipos de instrucciones de control:

5.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR (3)

5.3 GESTIN DE LAS INSTRUCCIONES DE CONTROL: llamadas a subrutinas

Llamada a una subrutina (procedimiento o rutina)