You are on page 1of 400

UNIVERSIDADE FEDERAL DO MARANHO

CENTRO DE CINCIAS EXATAS E DE TECNOLOGIA


CURSO DE ENGENHARIA ELTRICA
DISCIPLINA: ELETRNICA II

SO LUS MA , 2009
Prof. Vilemar Gomes

1. AMPLIFICADORES DE MLTIPLOS ESTGIOS
Vrias configuraes de circuitos eletrnicos so compostas por conexes
entre dois ou mais estgios que utilizam unidades do mesmo dispositivo
eletrnico. Essas configuraes so amplamente utilizadas em circuitos
discretos ou em circuitos integrados. Algumas dessas configuraes so:

Amplificadores em cascata
Conexo Cascode
Par Darlington
Amplificador Diferencial

1.1 Amplificadores em cascata
Uma configurao composta por amplificadores em cascata caracteriza-
da pela conexo de dois ou mais estgios amplificadores, de modo que
a sada de cada estgio usada como entrada para o estgio seguinte.

Na Figura 1.1 mostra-se uma ligao genrica de n estgios em cascata





Os parmetros A
v
e A
i
de cada estgio so determinados com todos os
estgios conectados como indicado na Figura 1.1. Em outras palavras, A
v
e
A
i
no representam os ganhos de cada estgio isoladamente. Para determi-
n-los, considera-se o efeito de carga de um estgio sobre o seu antecessor.

Os ganhos, as tenses, as correntes e as impedncias so grandezas
reais



V
i1


A
v1

A
i1



V
o1



V
i2


A
v2

A
i2



V
o2



V
in


A
vn

A
in




V
on
Z
L


Z
i1



Z
o1



Z
i2




Z
o2



Z
in


Z
on




I
i1




I
o1




I
i2



I
o2

I
in


I
on

Fig. 1.1
Um modelo de um estgio genrico da ligao em cascata est mostrado na
Figura 1.2






Fig. 1.2

Para n estgios ligados em cascata, como na Figura 1.1, os ganhos
totais de tenso e corrente so, respectivamente:
A
VT
= A
V1
A
V2
...A
Vn
(1.1)

A
iT
= A
i1
A
i2
...A
in
(1.2)

No h uma equao normalmente empregada para as impedncias de
entrada e sada do sistema em termos das impedncias individuais


V
i



V
o



Z
i



A
v
V
i


Z
o



I
i




I
o


Z
i


Z
o

O ganho total do sistema da Figura 1.1 pode ser escrito tambm como
(1.3)


ou, equivalentemente
(1.4)

O produto dos ganhos de tenso e corrente :






ou, equivalentemente
(1.5)

onde A
PT
o ganho total de potncia
A
V
V
I Z
I Z
vT
on
i
on L
i i
= =

1 1 1
A A
Z
Z
vT iT
L
i
=
1
A A
I Z
I Z
I
I
vT iT
on L
i i
on
i
=


1 1 1
A A
I Z
I Z
P
P
vT iT
on L
i i
o
i
=

=
2
1
2
1
A A A
pT vT iT
=
Amplificadores a BJT com Acoplamento RC
Na Figura 1.3 mostra-se um amplificador de dois estgios em cascata usando
transistor a emissor-comum(EC)












Fig. 1.3


V
i

C
i



R
1



R
2



R
C



I
o1
I
i2




R
1



R
2


R
E



C
E


R
C



C
o



R
E




C
E



R
L
V
L

I
i

I
o



C
a



Z
i




Z
o

V
CC

Note que so usados capacitores de acoplamento entre:
a) a fonte de tenso e o primeiro estgio
b) os estgios amplificadores
c) o ltimo estgio e a carga

Estes capacitores servem para bloquear a componente DC do sinal que
flui entre a entrada e a sada de cada estgio
Estes capacitores em conjunto com os resistores de polarizao do o
nome de acoplamento RC a este tipo de ligao entre estgios.

Calculo dos parmetros Z, A
i
e A
V
do circuito da Figura1.3
Aplica-se a anlise AC, onde os capacitores e as fontes DC so
substitudos por curto-circuito. Para o circuito da Figura1.3, obtm-se o
circuito equivalente AC da Figura1.4






Fig. 1.4


V
i


R
b



i
b2


i
i



i
o1
=i
i2


R
C



R
b




i
b1



i
c1




h
ie



i
o
=i
L


R
C


R
L



i
c2




h
ie




Z
i




Z
o




Z
i2

Consideram-se transistores idnticos
h
fe
=| (ganho de corrente do transistor)
h
ie
=|r
e
(impedncia de entrada do transistor)
R
b
=R
1
// R
2
(relativa ao 1
o
estgio)
R
b
=R
1
// R
2
(relativa ao 2
o
estgio)

a) Impedncia de entrada do circuito completo, Z
i

Z
i
= R
b
// h
ie

Z
i
= (R
1
// R
2
) // h
ie
(1.6)

b) Impedncia de entrada do segundo estgio
Z
i2
= R
b
// h
ie
(1.7)
Z
i2
= (R
1
// R
2
)//h
ie

c) Impedncia de sada
Z
o
= (1/h
oe
)// R
C

Z
o
R
C
(1.8)

Ganho de corrente do primeiro estgio A
i1

Por definio,


Aplicando a tcnica de diagrama de fluxo de sinal, juntamente com a regra de
divisor de corrente, ao circuito da Figura 1.4, segue:





Aplicando a frmula de Mason, tem-se

(1.9)



2 i C
C
Z R
R
+

fe
h
ie b
b
h R
R
+
1 o
i
1 c
i
1 b
i
i
i
i
o
i
i
i
A
1
1
=
) )( (
2
1
i C ie b
C b fe
i
Z R h R
R R h
A
+ +
=
Ganho de corrente do segundo estgio A
i2

De maneira anloga ao clculo anterior, encontra-se


(1.10)

Ganho total A
iT

Da Equao (1.2), o ganho total em corrente para este caso de 2 estgios :

(1.11)

Substituindo as Equaes (1.9) e (1.10) na Equao (1.11), obtm-se

(1.12)



) )( (
' '
' '
2
2
L C ie b
C b fe
i
o
i
R R h R
R R h
i
i
A
+ +
= =
) )( ( ) )( (
' '
' '
2
2
L C ie b
C b
i C ie b
C b
fe iT
R R h R
R R
Z R h R
R R
h A
+ + + +
=
2 1 i i iT
A A A =
Ganho de tenso
De modo geral, o ganho de tenso de um estgio amplificador EC

(1.13)

onde Z
L
a impedncia de carga.

Particularmente para um estgio EC sem carga, que corresponde a Z
L
=,
o ganho de tenso dado por (1.13) simplifica-se para:

(1.14)

Ganho de tenso do primeiro estgio, A
V1

Aplicando a Equao (1.13) ao primeiro estgio do circuito da Figura 1.4,
para o qual Z
L
= Z
i2
, obtm-se o ganho de tenso:

(1.15)

e
L C
v
r
Z R
A ~
A
R
r
v
C
e
~
1
2
1
e
i C
v
r
Z R
A ~
Ganho de tenso do segundo estgio, A
V2
Analogamente, o ganho de tenso do segundo estgio :

(1.16)


Portanto, o ganho total de tenso do circuito amplificador de dois estgios da
Figura 1.3






importante lembrar que Z
i2
a impedncia de entrada do 2
o
estgio:


2
'
2
e
L C
v
r
R R
A =
A A A
vT v v
=
1 2
|
|
.
|

\
|

|
|
.
|

\
|
=
2
'
1
2
e
L C
e
i C
vT
r
R R
r
Z R
A
ie b i
h R Z //
'
2
=
Exemplo 1.1- Suponha-se que dado o circuito amplificador de dois estgios
mostrado na Figura 1.5











Fig.1.5
Para os transistores idnticos T
1
e T
2
so dados:
h
fe
=|=50
h
ie
=|r
e
=0,5KO

V
i

0,5F


20K


4K


4K


I
o1
I
i2




10K


2K

1K

500F


2K


0,5F


1K


500F


1K V
o

I
i

I
o



0,5F


Z
i




Z
o

20V

T
1


T
2

Usando a notao geral da Figura 1.3 para o caso particular da Figura 1.5,
identificam-se os seguintes elementos
R
1
=20KO, R
2
=4KO, R
C
=4KO, R
E
=1KO, R
1
=10KO, R
2
=2KO, R
C
=2KO,
R
E
=1KO, R
L
=1KO, C
i
=0,5F, C
E
=500F, C
a
=0,5F, C
E
=500F,
C
o
=0,5F
O circuito equivalente AC est esquematizado na Figura 1.6








Fig. 1.6
Clculo de resistncias equivalentes de associaes em paralelo nas bases
R
b
=4KO20KO R
b
=3,333KO
R
b
=2K10KO R
b
=1,667KO


V
i



i
o
=i
L



i
c2


1K

i
b2


i
i



i
o1
=i
i2



4K


i
b1



i
c1



20K


4K

2K

10K


2K
Z
i
h
ie
Z
i2
h
ie
Z
o

Clculo da Impedncia de entrada
Z
i
=Z
i1
=R
b
// h
ie
= (20KO // 4KO ) // 0,5KO
Z
i
=0,435KO

Clculo da Impedncia de entrada do 2
o
estgio
Z
i2
= R
b
// h
ie
= (2K //10K) //0,5K
Z
i2
= 0,385K

Impedncia de sada
Z
o
= R
C
//(1/h
oe
) R
C
=2KO

Clculo do ganho de corrente do 1
o
estgio






) )( (
2
1
1
i C ie b
C b fe
i
o
i
Z R h R
R R h
i
i
A
+ +
= =
68 , 39
) 385 , 0 4 )( 5 , 0 333 , 3 (
4 333 , 3 50
1
=
+ +

=
i
A
Clculo do ganho de corrente do 2
o
estgio









Clculo do ganho total de corrente




Clculo do ganho de tenso do 1
o
estgio A
V1



) )( (
' '
' '
2
2
L C ie b
C b fe
i
o
i
R R h R
R R h
i
i
A
+ +
= =
64 , 25
) 1 2 )( 5 , 0 667 , 1 (
2 667 , 1 50
2
=
+ +

=
O O O O
O O
K K K K
K K
A
i
= = ) 64 , 25 )( 68 , 39 (
2 1 i i iT
A A A
A
iT
~ 1017
1 , 35
01 , 0
385 , 0 || 4
) / (
||
2
2
1
= = = ~
O
O O
K
K K
h h
Z R
r
Z R
A
fe ie
i C
e
i C
v
Clculo do ganho de tenso do 2
o
estgio A
V2

= = =
O
O
O
O O
10
7 , 666
01 , 0
1 || 2
'
2
K
K K
r
R R
A
e
L C
v
A
v2
66 7 = ,
Portanto, o ganho total de tenso
A A A
vT v v
= =
1 2
351 66 7 ( , )( , )
A
vT
~ 2341
Outra opo para calcular A
VT
atravs da Eq.1.4, como segue:
93 , 2337
435 , 0
1
1017
1
= = =
vT
i
L
iT vT
A
K
K
Z
Z
A A
O
O
Conexo em cascata de estgios amplificadores a FET
O esquema da Figura 1.7 de uma conexo em cascata com dois estgios
amplificadores a FET











A impedncia de entrada igual impedncia de entrada do 1
o
estgio

A impedncia de entrada do 2
o
estgio dada por
A impedncia de sada igual de sada do 2
o
estgio
+
-
V
i
(t)
C
1

R
D1

R
D2

C
2

C
3

R
G1
R
S1

C
S1

R
G2
R
S2
C
S2

Fig. 1.7
V
o
(t)
V
DD

T
1

T
2

Z
i
=Z
i1

Z
i2

Z
o
=Z
o2

1 1 G i i
R Z Z = =
2 2 G i
R Z =
2 2 D o o
R Z Z = =
Os ganhos de tenso dos dois estgios individuais so:


O ganho global do amplificador em cascata portanto:













) ( ) // (
2 2 2 2 1 1 1 D m v G D m v
R g A e R R g A = =
2 2 1 2 1
2 2 2 1 1 2 1
) // (
] [ )] // ( [
D G D m m VT
D m G D m v v VT
R R R g g A
R g R R g A A A
=
= =
Amplificadores a BJT com acoplamento por transformador
Inicialmente so revistas equaes fundamentais do transformador. Para isto,
considera-se a configurao bsica da Figura 1.8





Fig. 1.8
As equaes bsicas so:

(1.17)


(1.18)

(1.19)
V
V
N
N
a V aV
P
S
P
S
P S
= = =
I
I
N
N a
I
a
I
P
S
S
P
P S
= = =
1 1
Z a Z
i L
=
2


V
P


N
P
: N
S


- -



V
S
Z
L

I
P
I
S


Z
i

onde:
N
P
: nmero de espiras do primrio;
N
S
: nmero de espiras do secundrio;
a: razo entre os nmeros de espiras do primrio e secundrio
V
P
e I
P
: tenso e corrente do primrio
V
S
e I
S
: tenso e corrente do secundrio

Na Figura 1.9 mostra-se um amplificador de dois estgios, acoplados entre si
por transformador








Fig. 1.9


V
L

- -
V
i


a
1
:1



R
1



R
2

C


R
E


C
E





R
2

C


R
E



C
E



R
1


V
CC

-
R
L


-

a
2
:1
-
a
3
:1


-


Z
2


Z
4


Z
1




Z
3

Note que entre os estgios so colocados transformadores com relaes de
nmero de espiras (N
P
/ N
S
) de valores: a
1
, a
2
e a
3

Esses transformadores, a exemplo dos capacitores de acoplamento, evitam
que nveis DC de um estgio afetem as condies de polarizao do estgio
seguinte
Vantagens do acoplamento por transformador
a) proporciona o casamento, tanto quanto possvel, da carga que cada
estgio insere, com a impedncia de sada do estgio precedente,
implicando na mxima transferncia de potncia,
b) a eficincia, determinada pela relao entre a potncia AC de sada e a
potncia DC de entrada, melhorada, devido a resistncia DC de coletor
ser baixa(alguns ohms) resultando numa perda de potncia DC menor.
Desvantagens do sistema com acoplamento por transformador:
a) maior dimenso devido aos transformadores,
b) introduo de elementos reativos (indutncia das espiras e capacitncia
entre elas) com efeitos parasticos no sistema (influi na resposta em
frequncia)
c) aumento do custo devido aos transformadores
O equivalente AC para o circuito da Figura 1.9 est mostrado na Figura 1.10






Supor que os transistores so idnticos e que so dados:
h
ie
=2KO, h
oe
=20mhos, h
fe
=50, R
i
=125O e R
L
=2KO
onde R
i
a resistncia vista pelo gerador de sinal V
i

Conforme as indicaes de impedncias do circuito da Figura 1.9, tem-se
Z
1
=Z
3
=h
ie
=2KO
Para mxima transferncia de potncia deve-se fazer



onde (1/h
oe
) = Z
o
a impedncia de sada de cada transistor
a
1
:1 a
2
:1 a
3
:1
- - V
2
- - V
4
- -
V
i
V
1
V
3
R
L
V
L




Z
1
Z
2
Z
3
Z
4

Fig. 1.10
O K
h
Z Z
oe
50
1
4 2
= = =
Consideraes sobre freqncia nem sempre permitem esta igualdade.
Nestes casos faz-se uma aproximao a melhor possvel

Clculos das relaes de espiras dos transformadores, usando a Equao
(1.19)
a) para o 1
o
transformador


onde a
1
= N
P
/ N
S
do 1
o
transformador

b) para o 2
o
transformador, tem-se que


c) para o 3
o
transformador



4
1
2 ) ( 125 ) (
1
2
1 1
2
1
= = = a K a Z a R
i
O O
5 2 ) ( 50 ) (
2
2
2 3
2
2 2
= = = a K a K Z a Z O O
5 2 ) ( 50 ) (
3
2
3
2
3 4
= = = a K a K R a Z
L
O O
Clculos dos ganhos de tenso
a) Para o 1
o
estgio






b) Para o 2
o
estgio








625
2
) 50 50 ( 50 ] ) / 1 [(
) (
2
'
1
2
1
= = = = =
O
O O
K
K K
h
Z h h
r
Z Z
v
v
A
ie
oe fe
e
L o
v
1 2
625v v =
= = = 625
] ) / 1 [(
2
4
3
4
2 v
ie
oe fe
v
A
h
Z h h
v
v
A
3 4
625 v v =
c) Para o circuito completo
Para o clculo do ganho total de tenso do circuito da Figura 1.10, pode-se
aplicar a tcnica de diagrama de fluxo de sinal, conforme segue.







Do diagrama acima, considerando os valores calculados anteriormente,
obtm-se o ganho:







) / 1 (
3
a
) / 1 (
1
a ) / 1 (
2
a
1 v
A
2 v
A
2 1
v v v
i L
v v v
4 3
62500
5 5 ) 4 / 1 (
) 625 ( ) 625 (
3 2 1
2 1
=


= = =
vT
v v
i
L
vT
A
a a a
A A
v
v
A
Amplificadores a BJT com acoplamento Direto
Neste tipo de acoplamento nenhum elemento colocado entre os estgios,
como no exemplo mostrado na Figura 1.11.















Fig. 1.11
V
CC


I
C1
I
C2

R
C2

R
B1
R
C1


I
B1
T
2

T
1


V
o

R
E2

V
i
R
E1


I
B2

I
E2

Z
i1

I
E1

Z
i2

Um dos maiores problemas associados aos circuitos com acoplamento direto

relativo estabilidade do nvel DC. Qualquer variao no nvel DC de um
estgio transmitida, com amplificao, aos outros estgios.

A colocao do resistor de emissor ajuda a estabilizao do ganho de cada
estgio.
Clculos para o circuito da Figura 1.11, considerando um exemplo numrico
Suponha que so dados:
a) para os transistores
|
1
=40, r
e1
=13,47O, |
2
=100, r
e2
=5,2O
b) para os componentes de polarizao
V
CC
=12V, R
B1
=186KO, R
E1
=1,2KO, R
C1
=3KO, R
E2
=1,1KO e
R
C2
=0,8KO
De modo geral, para um transistor qualquer, sabe-se que:

(1.20)
I I I
I I
I I
E B C
C B
E B
= +
~

~ +
|
| ( ) 1
Clculo de I
B1
, I
C1
e I
E1
:
Aplicando a LTK malha que envolve R
B1
, R
E1
e V
CC
do circuito da
Figura 1.11, segue:


Substituindo I
E1
com base na Equao (1.20), obtm-se:


Substituindo os valores numricos dados, encontra-se I
B1
:


Portanto, a corrente do coletor de T
1
:


A corrente de emissor do mesmo transistor



1 1 1 1 E E BE B B CC
I R V I R V + + =
V R I V R I
CC B B BE E B
= + + +
1 1 1 1 1
1 ( ) |
mA I I V I V
B B B
048 , 0 41 10 2 , 1 7 , 0 10 186 12
1 1
3
1
3
= + + =
mA I I I
C B C
92 , 1 10 048 , 0 40
1
3
1 1 1
~ = ~

|
mA I I I
E B E
97 , 1 10 048 , 0 41 ) 1 (
1
3
1 1 1
~ = + ~

|
Clculo do potencial no coletor de T
1
, denotado por V
C1

O potencial do coletor de T
1
pode ser expresso como

(1.21)
Antes de calcular V
C1
, calcula-se V
CB1
aplicando a LTK na malha que envol-
ve R
B1
e R
C1
, conforme segue




Substituindo os correspondentes valores numricos em 1.21, encontra-se



Potencial na base de T
2
, denotado por V
B2


V V V R I
C CB BE E E 1 1 1 1 1
= + +
V R I R I
CB B B C C 1 1 1 1 1
=
3 3 3 3
1
10 92 , 1 10 3 10 048 , 0 10 186

=
CB
V
V V
CB1
317 = ,
+ + =
3 3
1
10 97 , 1 10 2 , 1 7 , 0 17 , 3 V V V
C
V V
C1
6 2 = ,
V V V
B C 2 1
6 2 = = ,
importante chamar a ateno de que o valor DC de 6,2V transmitido da
sada do 1
o
estgio para a entrada do 2
o
estgio
Clculos para o circuito equivalente AC
O circuito equivalente AC est esquematizado na Figura 1.12








Fig. 1.12
As impedncias de entrada so:


O O O K Z K K R r h R Z
i E e fe B i
38 ) 2 , 1 ( 40 // 186 ) ( //
1 1 1 1
~ ~ + =
O O K Z K R r h Z
i E e fe i
110 ) 1 , 1 ( 100 ) (
2 2 2 2 2
~ ~ + =


T
2

T
1


R
C2
V
o

R
C1
R
E2

V
i
R
B1
R
E1


Z
i
=Z
i1

Z
i2

Z
o

A impedncia de sada :

O ganho de tenso do 1
o
estgio :



O ganho de tenso do 2
o
estgio :



O ganho de tenso total :


O ganho de corrente



4 , 2
2 , 1
110 3
1
1
2 1
1
= = =
v
E
i C
v
A
K
K K
R
Z R
A
O
O O
7273 , 0
1 , 1
8 , 0
2
2
2
2
= = =
v
E
C
v
A
K
K
R
R
A
O
O
818 , 1 ) 7273 , 0 )( 5 , 2 (
2 1
= = =
vT v v vT
A A A A
35 , 86
8 , 0
38
818 , 1
1
= = =
iT
o
i
vT iT
A
K
K
Z
Z
A A
O
O
O K R Z
C o
8 , 0
2
= ~
Por fim calcula-se o ganho de potncia:

1.2 Amplificador Cascode
A configurao Base Comum(BC) a que possui melhores caractersticas
para aplicaes em altas frequncias. Entretanto, possui uma impedncia de
entrada muito baixa: Z
i
=h
ib
=r
e

Visando melhorar o nvel da impedncia de entrada da configurao BC,
conecta-se a esta, um circuito EC da maneira mostrada na Figura 1.13.









Fig.1.13
98 , 156 35 , 86 818 , 1 = = =
pT iT vT pT
A A A A

V
CC




R
1
R
C





R
L
V
L

V
i
R
2
R
E
C
E
R
3
C
B


Esta configurao conhecida como Cascode.
importante chamar a ateno para o fato de que existem capacitncias
intrnsecas nas junes de um transistor, que influem no desempenho do
dispositivo e do circuito em frequncias relativamente altas.

Para compensar o efeito dessas capacitncias, o ganho A
v
do amplificador
EC deve ser baixo para garantir que as capacitncias Miller, dadas pelas
expresses a seguir, sejam mnimas nas aplicaes de altas frequncias.
(1.22)
Na Figura 1.14 mostra-se uma verso prtica de um amplificador
Cascode





Fig. 1.14 V
CC


) 1 (
, v f M i
A C C =


R
1
V
o1
C
o




C
i
I
B1
R
3
R
C

Vi R
2
R
E
C
E
V
o2

C

] / ) 1 [(
, v v f M o
A A C C =
Anlise e clculos do circuito da Figura 1.14 considerando os seguintes
dados:
|
1
=|
2
=100; R
1
=5,6KO; R
2
=4,7KO; R
3
=6,8KO; R
E
=1KO, R
C
=1,8KO
V
CC
=18V.

Note que o coletor do transistor ligado em EC est ligado diretamente ao
emissor do transistor ligado em BC. Logo :

Dividindo ambos os membros da segunda igualdade por |, resulta:


Note que a corrente I
B1
passa atravs de |R
E
=100(1K) = 100KO e que |R
E

est em paralelo com R
2
=4,7KO. Como |R
E
>> R
2
ento

Isto implica que o valor de I
B1
muito pequeno e portanto desprezvel.


I I ou I I
E E C C 2 1 2 1
~ ~
I I
I I
C C
B B
2 1
2 1
| |
~ ~
2
1 R B
I I <<
Como I
B2
~I
B1
, ento I
B2
tambm desprezvel.
Aplicando a regra do divisor de tenso para o clculo do potencial DC na base
do 1
o
transistor, segue que





A corrente DC no emissor de T
1
:



Tendo o valor de I
E1
, calcula-se o valor de r
e1
, conforme segue:





+ +
=
+ +
= V
K K K
K
V
R R R
R
V
CC B
18
8 , 6 7 , 4 6 , 5
7 , 4
3 2 1
2
1
O O O
O
V V
B
95 , 4
1
=
mA I
K
V V
R
V V
R
V
I
E
E
BE B
E
E
E
25 , 4
1
7 , 0 95 , 4
1
1 1 1
1
=

= =
O
r
mV
mA
r
e e 1 1
26
4 25
612 = =
,
, O
Como I
E1
~I
E2
, ento


A seguir so apresentados clculos dos ganhos de tenso.

Para o estgio EC, o ganho em tenso :



Observe que Z
L
=r
e2
=h
ib2
. Assim, segue que



O valor baixo encontrado para A
v1
desejado devido ao efeito Miller, que se-
r estudado no tpico sobre anlise de resposta em frequncia.
Para o estgio BC, o ganho em tenso :


r r
e e 2 1
612 = = , O
A
V
V
Z
r
v
o
i
L
e
1
1
1 1
= ~
A
r
r
v
e
e
1
2
1
1 = ~
294
12 , 6
8 , 1
2
2
2
~ = =
v
e
C
v
A
K
r
R
A
O
O
O ganho total em tenso

1.3 Configurao composta de Darlington
O circuito Darlington, apresentado na Figura 1.15, uma configurao
composta, onde algumas caractersticas de amplificador so melhoradas.










294 ) 294 ( ) 1 (
2 1
1
2
= = = =
vT v v
i
o
vT
A A A
V
V
A

V
CC



R
B

C
i
CONFIGURA-
T
1
O
I
i
DARLINGTON
T
2

I
o


V
i
Z
i
R
E
V
o


Z
o

Fig.1.15
A corrente de emissor do transistor T
1
igual corrente de base do transistor
T
2

Esta configurao tem uma semelhana com o seguidor de emissor.
Para a anlise AC, considere inicialmente o circuito equivalente esquematiza-
do na Figura 1.16.








Fig. 1.16
Considere os seguintes dados:
a) para os transistores: h
fe1
=h
fe2
=h
fe
=50, h
ie1
=1KO, h
ie2
=0,5KO,
h
oe1
=h
oe2
=h
oe
=20mhos





T
1

T
2


R
B

V
i


Z
i
Z
i1
Z
i2
Z
o






i
i
i
b1





i
b2


i
o

R
E
V
o


b) para os componentes: R
B
=2MO e R
E
=1KO
Substituindo cada transistor pelo seu modelo hbrido, tem-se o circuito equiva-
lente AC esquematizado na Figura 1.17.












Fig. 1.17
Comeando pelo 2
o
estgio, tem-se que sua impedncia de entrada

(1.23)
)] / 1 ( [
2 2 2 2 oe E e fe i
h R r h Z + =

R
B



i
b1

h
fe1
r
e1




h
fe1
i
b1
(1/h
oe1
)


h
fe2
r
e2


i
e1
= I
b2
E
1
=B
2



h
fe2
i
b2
(1/h
oe2
)
Z
i
Z
i1
B
1

Z
i2

R
E

i
o

i
i

C
1

C
2

E
2

Sabendo que r
e2
<< R
E
<< (1 / h
oe2
), ento
R
E
// (1/h
oe2
) ~ R
E
e R
E
+r
e2
~ R
E
(1.24)
Considerando as aproximaes (1.24), a equao da impedncia (1.23) pode
ser simplificada para

Substituindo os valores numricos, encontra-se


O ganho de corrente do 2
o
estgio :



Para o 1
o
estgio, note inicialmente que a impedncia Z
i2
= 50K aparece
em paralelo com (1 / h
oe1
) = 50K, conforme circuito da Figura 1.17. Portanto,


E fe i
R h Z
2 2
~
O O K Z K Z
i i
50 1 50
2 2
= =
50
2 2
2
2
2
2
= = = =
fe i
b
e
b
o
i
h A
i
i
i
i
A
O
O O
O O
M Z
K K
K K
h
Z r h Z
i
oe
i e fe i
25 , 1
50 50
50 50
50
1
1
1
2 1 1 1
=
+

~
|
|
.
|

\
|
+ ~
A impedncia de entrada, vista pela fonte de sinal V
i


De acordo com o circuito, o ganho de corrente do 1
o
estgio :



Aplicando a tcnica de diagrama de fluxo de sinal, com a regra do divisor de
corrente e LCK, obtm-se o grfico mostrado abaixo, onde foi definido o sinal
auxiliar i = i
b1
+h
fe1
i
b1
=(1+h
fe1
)i
b1





Do diagrama acima obtm-se:


O O O K Z M M Z R Z
i i B i
770 25 , 1 2
1
= = =
1
2
1
1
1
1
1
b
b
b
e
b
c
i
i
i
i
i
i
i
A = ~ =
2 1
1
) / 1 (
) / 1 (
i oe
oe
Z h
h
+
1
1
fe
h +
2 1
'
b b
i i i
5 , 25
50 50
50
51
) / 1 (
) / 1 (
) 1 (
2 1
1
1
1
2
1
=
+
=
+
+ = =
O O
O
K K
K
Z h
h
h
i
i
A
i oe
oe
fe
b
b
i
Como A
i1
e A
i2
j foram calculados anteriormente, o ganho em corrente
do par Darlington pode ser calculado como a seguir:

(1.25)
Clculo do ganho em corrente do circuito completo
Aplicando a regra do divisor de corrente aos ramos paralelos R
B
e Z
i1

tem-se que:



(1.26)
Substituindo a Equao (1.26) na Equao (1.25), segue que





1275 ) 50 ( ) 5 , 25 (
2 1
1
= = = =
i i i
b
o
i
A A A
i
i
A

+
=
+
=
i b i
i B
B
b
i
M M
M
i i
Z R
R
i
O O
O
25 , 1 2
2
1
1
1
i b
i i 615 , 0
1
=
= = = = 784 1275
615 , 0
1275
1 i
o
i
o
b
o
i
i
i
i
i
i
i
A
784 = =
i
o
iT
i
i
A
De modo geral, o ganho de corrente da configurao Darlington



Para h
oe1
h
fe2
R
E
s 0,1 e h
fe1
>>1, a equao acima pode ser aproximada para:

Clculo da impedncia de sada, Z
o

Z
o
a impedncia vista pela carga R
E
.

(1.27)

onde Z
o1
a impedncia de sada do 1
o
estgio; a impedncia vista pela ba-
se do transistor T
2
. Para o clculo de Z
o1
abre-se a base de T
2
no circuito AC
e substitui-se a fonte de sinal v
i
por um curto-circuito, obtendo-se

2
2 1
1
2 1
1
) ( 1
1
fe
E fe oe
fe
i i
b
o
i
h
R h h
h
A A
i
i
A
+
+
= = =
A h h
i fe fe
~
1 2
Z Z
Z h
h
o o
o ie
fe
= =
+
2
1 2
2
O
O
20
50
1
1
1
1
1
= = ~
o
fe
ie
o
Z
K
h
h
Z
Substituindo o valor de Z
o1
na Equao (1.27), segue que:


Ganhos de tenso












O
O O
4 , 10
50
5 , 0 20
2
2 1
=
+
=
+
=
o
fe
ie o
o
Z
K
h
h Z
Z
E fe fe
ie
ie fe i
ie fe i
v
R h h
h
h h Z
h h Z
A
2 1
1
1 1 2
1 1 2
1
1
1
/ ) ( 1
/ ) (
+
=
+
=
E fe
ie
ie E fe
ie E fe
v
R h
h
h R h
h R h
A
2
2
2 2
2 2
2
1
1
/ ) ( 1
/ ) (
+
=
+
=

|
|
|
|
.
|

\
|
+

|
|
|
|
.
|

\
|
+
= =
E fe
ie
E fe fe
ie
v v vT
R h
h
R h h
h
A A A
2
2
2 1
1
2 1
1
1
1
1
A
h
h R
vT
ie
fe E
~
+
1
1
2
2
Substituindo os valores numricos na expresso do ganho total em tenso
tem-se:



Os valores obtidos esto dentro de intervalos tpicos, demonstrando que
a configurao Darlington possui as seguintes caractersticas:
a) alta impedncia de entrada;
b) baixa impedncia de sada;
c) alto ganho de corrente e
d) baixo ganho de tenso

Essas caractersticas so desejveis para um amplificador de corrente.
Entretanto, o ganho de tenso menor que 1.
Algumas caractersticas de transistores de potncia Darlington, da srie
2N6383, 2N6384, 2N6385 da RCA:
a) transistores NPN, de silcio, monolticos, projetados para aplicaes
de potncia em baixa e mdia freqncias
99 , 0
50
5 , 0
1
1
~
+
~
vT vT
A
K
K
A
O
O
b) so aplicados por exemplo em: chaveamento de potncia e amplificadores
de udio
c) temperatura de 25
o
C, V
CEO,mx
= 40V (para 2N6383), 60V(para
2N6384) e 80V (para 2N6385), I
C,mx
=15A
d) para operao DC, I
C,mx
= 10A
e) a potncia mxima de dissipao desses transistores 100W









2.RESPOSTA EM FREQUNCIA
A resposta em freqncia de um amplificador pode ser compreendida como o
comportamento do mdulo e do ngulo de fase do seu ganho de tenso no
domnio da freqncia. O grfico do mdulo em funo da freqncia tem
a forma geral esboada na Figura 2.1, onde A
V
indica o ganho de tenso e f
ci
,
f
cs
indicam as frequncias de corte inferior e superior, respectivamente.









Para os sinais de baixa frequncia, o ganho de tenso diminui por causa dos
capacitores de acoplamento e de derivao.
| A
V
|
A
med
=A
v,max

0,707A
v,max


0 f
ci
10f
ci
0,1f
cs
f
cs
f
Fig. 2.1
Para os sinais de alta freqncia, o ganho de tenso diminui por causa das
capacitncias intrnsecas do dispositivo ativo e das capacitncias parasticas
da fiao, que provocam percursos de desvio para esses sinais, impedindo-os
de chegar carga.

Nas freqncias intermedirias entre as baixas e as altas freqncias
(de 10f
ci
a 0,1 f
cs
), o ganho de tenso assume valor mximo, A
vmax
. Esta faixa
de freqncias chamada de banda mdia, tambm chamada de banda de
passagem ou ainda de banda til. Para sinais cujas freqncias esto na
banda de passagem, o circuito equivalente AC do amplificador puramente
resistivo. Portanto, os sinais de freqncias abaixo e os sinais de freqncias
acima da banda de passagem so bloqueados. As freqncias de corte de
um amplificador so aquelas para as quais o ganho de tenso igual a
0,707A
v,max

Em geral, um amplificador tem duas frequncias de corte, tambm chamadas
de frequncias crticas, aqui denotadas por f
ci
e f
cs
. Os capacitores de acopla
mento e os de desvio determinam a frequncia de corte inferior, f
ci
. As
capacitncias intrnsecas e as capacitncias parasticas de fiao
determinam a freqncia de corte superior, f
cs
. O problema central a ser
formulado neste contexto : dado um amplificador , como determinar suas fre-
quncias crticas f
ci
e f
cs
?
Essas duas freqncias so importantes para a resposta em freqncia por-
que atravs delas determina-se facilmente a banda mdia, que toda a faixa
de freqncias desde 10 f
ci
at 0,1 f
cs
.

As freqncias crticas so to importantes que so referidas por vrios outros
nomes, dependendo da aplicao, alguns dos quais so: freqncias de corte,
freqncias de quebra, freqncias de canto, freqncias de potncia mdia,
e freqncias de -3 dB.

2.1 Rede de Avano
Em um amplificador com acoplamento RC operando em baixas freqncias,
aparecem duas redes de avano, que tm a forma geral mostrada na Figura
2.2, sendo uma na malha de entrada e outra na malha de sada.





Fig. 2.2


v
S

R
S
C


R
L
v
L

A funo de transferncia de tenso do circuito da Figura 2.2 , por definio,
dada por:



Preliminarmente vamos definir as impedncias Z
S
=R+(1/sC) e Z
L
=R
L
.
Aplicando a regra do divisor de tenso ao referido circuito, tem-se que




Para o caso particular em que s=j, a funo de transferncia acima assume
a forma particular a seguir, denominada funo de transferncia senoidal:



) ( ) ( s
V
V
s A
S
L
V
=
) / 1 (
) (
sC R R
R
Z Z
Z
s
V
V
L S
L
L S
L
S
L
+ +
=
+
=
( )
) 1 . 2 (
) / 1 (
) (
C j R R
R
j
V
V
L S
L
S
L
e
e
+
=
O ganho de tenso do circuito, em funo da freqncia , o mdulo da fun-
o de transferncia senoidal (2.1), sendo portanto dado por:





e o ngulo de fase




ou

) 2 . 2 (
) / 1 ( ) (
) ( ) (
2 2
C R R
R
j
V
V
A
L S
L
S
L
V
e
e e
+ +
= =
] ) / 1 ( ) [( 0
] ) / 1 ( ) [(
) ( C j R R
C j R R
R
j
V
V
L S
L S
L
S
L
e
e
e + Z =
+
Z = Z
(

+
=
(

+
= Z
C R R
arctg
C R R
tg arc j
V
V
L S L S S
L
) (
1
) (
1
) (
e e
e
Explicitando o ngulo de fase da tenso de sada, da expresso anterior resul-
ta:




Para e=0, de (2.3) tem-se o seguinte valor para o ngulo de fase:


Por este valor particular, observa-se que a tenso de sada do circuito da
Figura 2.2 est adiantada em relao sua tenso de entrada. por esta
razo que o referido circuito chamado rede de avano.

2.1.1 Resposta em freqncia da rede de avano
Para esboar o grfico do ganho de tenso versus freqncia, avalia-se a ex-
presso desse ganho, dada por (2.2), para cada faixa de freqncias,
tendo a freqncia de corte como referncia. Este procedimento apresenta-
do na seqncia.

) 3 . 2 (
) (
1
) (
S
L S
L
V
C R R
tg arc j V Z +
(

+
= Z
e
e
S L
V V Z + = Z
2
) 0 (
t
Da expresso (2.2), segue que:
a) Para e=0 ou e << e
C
(faixa de baixas frequncias), tem-se




b) Na freqncia de corte, ocorre a igualdade X
C
=(R
S
+R
L
). Como a expresso
geral da reatncia capacitiva X
C
=1/C, ento a freqncia de corte
e
C
=1/(R
S
+R
L
)C. Para =
C
, tem-se:




onde A
v,mx
=R
L
/(R
S
+R
L
) o valor do ganho na banda de passagem.
c) Para >>
C
, ou (faixa de altas frequncias), tem-se:


0
) / 1 ( ) (
) (
2 2
~
+ +
=
C R R
R
j
V
V
L S
L
S
L
e
e
max ,
2 2
707 , 0 707 , 0
) / 1 ( ) (
) (
v
L S
L
L S
L
S
L
A
R R
R
C R R
R
j
V
V
=
+
~
+ +
=
e
e
max ,
2 2
) / 1 ( ) (
) (
v
L S
L
L S
L
S
L
A
R R
R
C R R
R
j
V
V
=
+
~
+ +
=
e
e
O grfico do ganho de tenso versus freqncia tem portanto a forma mos-
trada na Figura 2.3







Fig. 2.3


Em particular para R
S
<< R
L
, situao possvel de ocorrer na prtica, ento



1
max ,
= ~
+
=
L
L
L S
L
v
R
R
R R
R
A


(V
L
/ V
S
)



e

A
v,max

0,707A
v,max




e
c



0

Acoplamento Estabilizado
J foi visto que acoplamento capacitivo se constitui numa rede de avano.
Um acoplamento capacitivo dito estabilizado quando, na menor freqncia
da banda de passagem, a reatncia capacitiva assume o seguinte valor:


Portanto, na menor freqncia da banda de passagem, o ganho de tenso da
rede de avano de um acoplamento estabilizado, de acordo com as Equaes
(2.2) e (2.4),

Atravs dessa equao, percebe-se que o ganho de tenso A
V
, na menor
freqncia da banda de passagem aproximadamente o ganho de tenso na
banda de passagem. Da igualdade (2.4) e da igualdade na freqncia de
corte, X
C
=(R
S
+R
L
), pode-se demonstrar que a freqncia mnima com
acoplamento estabilizado 10 vezes maior do que a freqncia de corte, ou
seja:


) 4 . 2 ( ) ( 1 , 0
L S C
R R X + =
) 5 . 2 ( 995 , 0
max , v v
A A =
f f
min c
= 10
onde:
f
min
: a menor freqncia da banda de passagem para a rede de
acoplamento estabilizada
f
C
: a freqncia de corte da rede de avano

2.2 Rede de Atraso
Para um amplificador a EC com acoplamento capacitivo, a rede de atraso,
que tem a forma geral mostrada na Figura 2.4, aparece nas seguintes
circunstncias: i) nas baixas freqncias, onde C
E
insere uma rede RC, que
se constitui num caso particular da rede de atraso da Figura 2.4, e
ii) nas altas freqncias, onde as capacitncias intrnsecas do transistor e as
capacitncias de fiao inserem, na entrada e na sada, o equivalente a
redes RC com a forma geral da Figura 2.4






Fig. 2.4
R
S



v
S
C R
L



v
C

Inicialmente determina-se o equivalente Thevenin visto pelo capacitor.
A tenso e a resistncia do equivalente Thevenin so, respectivamente:





onde:


O circuito equivalente Thevenin, juntamente com o capacitor, est esquemati-
zado na Figura 2.5





Fig. 2.5
S v S
L S
L
th
V A V
R R
R
V =
|
|
.
|

\
|
+
=
max ,
R R R
th S L
=
R
th



A
V,max
v
S
C

v
C

|
|
.
|

\
|
+
=
L S
L
V
R R
R
A
max ,
Aplicando a regra do divisor de tenso ao circuito da Figura 2.5, visando
obter a funo de transferncia de tenso, tem-se




Da equao acima, determina-se a expresso para V
C
(s) / V
S
(s), como segue








1
1
) / 1 (
) / 1 (
) (
max ,
+
=
+
=
C sR sC R
sC
s
V A
V
th th S V
C
max ,
1 ) // (
1
) (
V
L S S
C
A
C R R s
s
V
V

+
=
L S
L
L S L S S
C
R R
R
C R R R R s
s
V
V
+

+ +
=
1 )] /( ) [(
1
) (
) 6 . 2 (
) ( ) (
) (
L S L S
L
S
C
R R C R R s
R
s
V
V
+ +
=
Em particular para s=j, a funo de transferncia (2.6) assume a forma
particular a seguir, a qual denominada funo de transferncia senoidal:




O ganho de tenso, em funo da freqncia , o mdulo da funo de
transferncia senoidal (2.7), que dado por:




e o ngulo de fase :




) 7 . 2 (
) ( ) (
) (
L S L S
L
S
L
R R C R R j
R
j
V
V
+ +
=
e
e
) 8 . 2 (
) ( ) (
) ( ) (
2 2
L S L S
L
S
L
V
R R C R R
R
j
V
V
A
+ +
= =
e
e e
] ) ( ) ( [ 0
) ( ) (
) (
L S L S
L S L S
L
S
L
R R R R j
R R C R R j
R
j
V
V
+ + Z =
+ +
Z = Z e
e
e
2.2.1 Resposta em freqncia da rede de atraso
De modo geral, as freqncias de corte de um circuito podem ser vistas como
referencias que demarcam suas faixas de freqncias (baixas, altas, medias).
Para a rede de avano, analisada anteriormente, e para o circuito em analise,
esquematizado na Fig. 2.4 (equivalente ao da Fig. 2.5), existe apenas uma
freqncia de corte. Na freqncia de corte ocorre a seguinte igualdade:
X
C
=R
th
(2.9)
Sabe-se que o modulo da reatncia capacitiva, X
C
, dada por



Das Equaes (2.9) e (2.10) deduz-se que a freqncia de corte





) 10 . 2 (
1
C
X
C
e
=
C R
f ou
C R
th
c
th
c
t
e
2
1 1
= =
Para esboar a curva de resposta em freqncia (ganho de tenso versus
freqncia), procede-se da mesma maneira que no caso da rede de avano
analisada anteriormente. Assim, considerando a Equao (2.8), do ganho de
teso da rede de atraso da Fig. 2.4 (equivalente a da Fig. 2.5), segue que
a) Para e=0 ou e << e
C
(faixa de baixas freqncias), tem-se




b) Para e=e
C
=1/R
th
C (freqncia de corte), tem-se



c) Para e>>e
C
ou e (faixa de altas freqncias), tem-se
max ,
2 2
) ( ) (
) (
v
L S
L
L S L S
L
S
L
A
R R
R
R R C R R
R
j
V
V
=
+
~
+ +
=
e
e
max ,
2 2
707 , 0
) ( ) (
) (
v
L S L S
L
S
C
A
R R C R R
R
j
V
V
~
+ +
=
e
e
0
) ( ) (
) (
2 2
~
+ +
=
L S L S
L
S
C
R R C R R
R
j
V
V
e
e
Portanto, o comportamento do ganho de tenso em funo da freqncia,
descrito nos itens a, b, c, corresponde ao grfico esboado na Figura 2.6







Fig. 2.6
2.2.2 Rede de atraso com fonte de corrente
A Figura 2.7 do esquema de uma rede contendo uma fonte de corrente em
paralelo com dois resistores e um capacitor.





Fig. 2.7

V
C
/V
S



A
v,max

0,707A
v,max





0
C




R
C
R
L
C
i
s

A forma mais simples de visualiza-la atravs do equivalente de Thevenin
visto pelo capacitor, o qual esta esquematizado na Figura 2.8





Fig. 2.8
onde


S lembrando, a freqncia de corte da rede de atraso



A rede de atraso importante na anlise em altas freqncias de amplificado-
res a BJT e a FET.
R
th



C
V
th

( )
s L C th L C th
i R R v e R R R = =
C R
f ou
C R
th
c
th
c
t
e
2
1 1
= =
2.3 Anlise em freqncias baixas de Amplificador com Acoplamento RC
O diagrama esquemtico da Figura 2.9 de um amplificador a BJT na
configurao EC, com acoplamento RC, tambm chamado de acoplamento
capacitivo.











Fig. 2.9

Esse circuito tem um capacitor C
in
de acoplamento na malha de entrada e um
capacitor C
o
de acoplamento na malha de sada. Para determinar a freqncia
de corte inferior, identificam-se as redes de avano da entrada e da sada,
considerando, por enquanto, que o capacitor de passagem C
E
esta em curto.

V
S

R
S


C
in



R
1



R
2



R
C
C
o



R
E
C
E



R
L


+ V
CC

R
in

R
o

Com tal considerao, o modelo equivalente AC em baixas freqncias tem a
forma mostrada na Figura 2.10






Fig. 2.10
onde
A
med
o ganho de tenso intrnseco ao estagio, na banda media
C
in
o capacitor de acoplamento da malha de entrada, circuito da base
C
o
o capacitor de acoplamento da malha de sada, circuito de coletor
R
S
a resistncia do gerador do sinal de entrada
R
in
a impedncia de entrada do estagio na banda media
R
o
a impedncia de sada do estagio na banda media, vista pela carga



v
S

R
S
C
in
R
o
C
o



V
in.
R
in.
A
md
V
in.
R
L

De acordo com o circuito da Figura 2.9 , temos que

a) a impedncia de entrada dada por:


b) a impedncia de sada dada por:


onde h
oe
a admitncia de sada do transistor ligado em EC.

Para grande parte dos problemas verifica-se (1/h
oe
)>>R
C
, e consequente-
mente

R R R r
in e
=
1 2
|
c oe o
R h R // ) / 1 ( =
c o
R R ~
As notaes de impedncias generalizadas Z
in
e Z
o
podem ser usadas equiva
lentemente s notaes R
in
e R
o
, respectivamente.

Observando o esquema da Figura 2.10, constata-se a existncia de duas
redes de avano: uma na malha de entrada e outra na malha de sada do
amplificador. Para a rede de avano da entrada, a freqncia de corte, dada
por:
(2.11)

onde:
e
C,in
: freqncia angular de corte da rede de avano da entrada, em rad/s
f
C,in
: freqncia de corte da rede de avano da entrada, em Hz
R
S
: resistncia da fonte
R
in
: resistncia de entrada do estgio
C
in
: capacitncia da rede de avano da entrada, tambm a capacitncia de
acoplamento do sinal de entrada.
in in S
in c
in in S
in c
C R R
f ou
C R R ) ( 2
1
) (
1
, ,
+
=
+
=
t
e
De maneira anloga, define-se a freqncia de corte da rede de avano da
saida, como
(2.12)


onde

C,o
: a freqncia angular de corte da rede de avano da sada, em rad/s
f
C,o
: a freqncia de corte da rede de avano da sada, em Hz
R
o
: a resistncia de sada do estgio
R
L
: a resistncia de carga
C
o
: a capacitncia da rede de avano de sada, tambm a capacitncia de
acoplamento do sinal entregue carga.

As Equaes (2.11) e (2.12) podem ser usadas para anlise ou projeto do
amplificador, desde que se possa calcular suas resistncias de entrada
e sada.

o L o
o c
o L o
o c
C R R
f ou
C R R ) ( 2
1
) (
1
, ,
+
=
+
=
t
e
Capacitor de Derivao do Emissor
Considera-se agora a influncia do capacitor de derivao do emissor. O
circuito do emissor equivalente a uma rede de atraso, que pode ser vista
encontrando-se o equivalente Thevenin do circuito que alimenta C
E
, como
mostrado na Figura 2.11




Fig. 2.11
onde:
ou

A freqncia de corte da rede de atraso da Fig. 2.11

ou

A freqncia de corte inferior do amplificador a maior das tres f
c,in
, f
c,o
ou f
c,E



V
th

R
th



C
E

R R r
R R R
th E e
S
= + ( )
1 2
|
R r
R R R
th e
S
~ +
1 2
|
E th
E c
C R
f
t 2
1
,
=
E th
E c
C R
1
,
= e
onde:
f
c,E
: a freqncia de corte da rede do emissor
R
th
: a resistncia de sada vista pelo capacitor de derivao
C
E
: a capacitncia de derivao do emissor

Exemplo 2.1 Para o circuito amplificador esquematizado na Figura 2.12,
dado |=150, determine a freqncia de corte
a) da rede de avano da entrada
b) da rede de avano da sada
c) da rede de atraso do emissor
d) do amplificador como um todo









Fig. 2.12

V
S


1KO

0,47F

10KO 3,6KO

2,2F



2,2KO 1KO 10F


1,5KO

+10V
Soluo
Atravs do diagrama da Figura 2.12 so dados, V
CC
=10V, R
S
=1k, R
1
=10k,
R
2
=2,2k, R
C
=3,6k, R
E
=1k, R
L
=1,5k, C
in
=0,47F, C
o
=2,2F, C
E
=10F

a) da Equao (2.11), a freqncia de corte da rede de avano da entrada

onde

Note que
C,in
depende de R
in
, que depende de r
e
. A resistncia r
e
depende
ainda da corrente I
E
. Portanto, o procedimento para calcular
C,in
o seguinte
1. Calcula-se a tenso DC da base, que pela regra do divisor de tenso,



2. Calcula-se a corrente DC do emissor, obtendo-se


e
c in
S in in
R R C
,
( )
=
+
1
e in
r R R R |
2 1
=
V V
k k
k
V
R R
R
V
CC B
8 , 1 10
10 2 , 2
2 , 2
2 1
2
= |
.
|

\
|
+
=
|
|
.
|

\
|
+
=
O O
O
mA
k
V V
R
V V
I
E
BE B
E
1 , 1
1
7 , 0 8 , 1
=

=
O
3. Calcula-se a resistncia r
e



4. Calcula-se a impedncia de entrada do estagio amplificador



5. Finalmente calcula-se a freqncia, fazendo as devidas substituies


ou


b) Na seqncia calcula-se a freqncia de corte da rede de avano da sada

O 64 , 23
1 , 1
26 26
= = =
mA
mV
I
mV
r
E
e
O O O O k K K K r R R R
e in
19 , 1 5 , 3 2 , 2 10
2 1
= = = |
s rad
F K K
in c
/ 5 , 971
47 , 0 ) 19 , 1 1 (
1
,
=
+
=

e
O O
Hz f
s rad
f
in c in c
6 , 154
2
/ 5 , 971
, ,
= =
t
e
c o
o L o
R R C
,
( )
=
+
1
Considerando (1/h
oe
)>>R
C
, entao R
o
=(1/h
oe
) / / R
C
R
C
, ou seja
R
o
3,6k, e a freqncia de corte da rede de avano da sada



ou, em Hz,


c) Neste item calcula-se a freqncia de corte da rede de atraso do emissor






Calculadas as trs freqncias de corte, f
c,in
, f
c,o
e f
c,E
, a maior chamada
freqncia de corte dominante. Neste exemplo a maior f
E
=569,8 Hz.
e

c o
K K F
rad s
,
( , , ) ,
, / =
+
=
1
3 6 15 2 2
89 13
O O
f Hz
c o
c o
,
,
, = =
e
t 2
14 2
O
O O O
O 93 , 27
150
2 , 2 10 1
64 , 23
2 1
= + = + ~
k k k R R R
r R
S
e th
|
Hz f
F C R
f
E c
E th
E c
8 , 569
) 10 )( 93 , 27 ( 2
1
2
1
, ,
= = =
t t O
Esta portanto a freqncia de corte inferior do amplificador como um todo.
Exemplo 2.2 - Aproveitando o exemplo anterior, esboce o grfico da resposta
em freqncias baixas e medias, colocando no eixo vertical, a tenso de pico
da carga, sabendo que a tenso de pico de entrada 1mV.

Soluo
Um modelo equivalente AC, nas medias freqncias, para o circuito amplifica-
dor da Figura 2.12 esta esquematizado na Figura 2.13.






Fig. 2.13
A impedncia de entrada do estgio, calculada anteriormente, R
in
=1,19k



1mV
pico
1KO 3,6KO


V
in.
R
in.
A
md
V
in.
1,5KO V
L

O ganho de tenso do estgio na banda mdia, sem carga,



A tenso de pico sobre a impedncia de entrada R
in
, de acordo com a regra
do divisor de tenso aplicada ao modelo da Figura 2.13,




A tenso de pico na carga para banda mdia, tambm de acordo com o
circuito da Figura 2.13,





3 , 152
64 , 23
6 , 3
= = =
med
e
C
med
A
K
r
R
A
O
O
mV V mV
K K
K
V
R R
R
V
p in p S
in S
in
p in
54 , 0 1
19 , 1 1
19 , 1
, , ,
=
+
=
+
=
O O
O

+
=
+
= ) 54 , 0 3 , 152 (
6 , 3 5 , 1
5 , 1
) (
, ,
mV
K K
K
V A
R R
R
V
p in med
o L
L
p L
O O
O
mV V
p L
19 , 24
,
~
Para concluir, apresenta-se na Figura 2.14, o grfico da resposta em
freqncia





Fig. 2.14
Exemplo 2.3 - Na Figura 2.15 mostra-se um amplificador a MOSFET. Dado
g
m
=5000S, qual o ganho de tenso na banda mdia ? Se a capacitncia da
fiao de 20pF atravs da carga, qual a freqncia de corte ? Faa um
esboo da resposta em freqncia.





Fig. 2.15


V
L,p




f

24,19mV
17,1mV




569,8 Hz


0



1mV 10MO
rms
+20V
10KO
v
o

20pF
Soluo
As linhas pontilhadas simbolizando um capacitor indicam a capacitncia
interna da fiao. O circuito equivalente AC para o lado do dreno est esque-
matizado na Figura 2.16





Fig. 2.16
Este circuito um caso particular de uma rede de atraso. Sua freqncia de
corte


Na banda mdia do amplificador, a reatncia da capacitncia de fiao
muito alta, sendo considerada um circuito aberto. O ganho de tenso




g
m
v
gs
10K 20pF
kHz f
pF K
f
c c
796
) 20 )( 10 ( 2
1
= =
O t
50 10 5000 = =
med med
A K S A O
Na Figura 2.17 mostra-se a resposta em freqncia









Fig. 2.17
Note que a banda mdia abrange a freqncia zero porque o amplificador
acoplado diretamente . Na banda mdia a tenso de sada tem um valor rms
de 50x1mV=50mV. Na freqncia de corte, a tenso de sada cai para 0,707
do valor na banda mdia.

Exemplo 2.4 - Para o seguidor de emissor da Figura 2.18 calcular as
freqncias de corte das redes de avano da entrada e da sada.


A
v,med




50mV
35,4mV


0 796KHz f

Soluo
para calcular as freqncias de corte das redes de avano da entrada e da
sada so necessrias as resistncias de entrada e sada do estgio, R
in
e R
o
,
respectivamente.








Fig. 2.18
As resistncias de entrada e de sada do estgio so



3,6KO

0,68F

10KO

+10V

10KO

|=100 0,33F



4,3KO 620O


R
o




R
in


O O O O k R K K K R
in in
5 ) 3 , 4 ( 100 10 10 ~ =
O
O O O
O 9 , 45
100
10 10 6 , 3
3 , 4 ~
|
|
.
|

\
|
+ =
o e o
R
K K K
r K R
onde

A freqncia de corte da rede de avano da entrada



A freqncia de corte da rede de avano da sada




A freqncia de corte do amplificador a maior das duas freqncias acima,
ou seja, 724 Hz.




r
mV
I
e
E
= ~
25
25O
Hz f
F K K
f
in c in c
2 , 27
) 68 , 0 )( 5 6 , 3 ( 2
1
, ,
~
+
=
t O O
Hz f
F
f
o c o c
724
33 , 0 ) 620 9 , 45 ( 2
1
, ,
~
+
=
t O O
2.4 Teorema de Miller
Considere um amplificador geral de ganho A com um capacitor conectado
entre os seus terminais de entrada e sada, Fig. 2.19. O capacitor pode ser
visto na literatura cientifica com o nome de capacitor de realimentao
porque atravs dele o sinal de sada do amplificador re-aplicado entrada.






Fig. 2.19

Circuito Equivalente de Miller
A anlise do circuito da Figura 2.19 relativamente difcil. O teorema de
Miller afirma que o referido circuito equivalente ao circuito esquematizado
na Figura 2.20, cuja anlise mais simples.



Fig. 2.20

V
i
C
i,M
A C
o,M
V
o

C

i
C


A V
o

V
i

onde
C
i,M
: a capacitncia Miller de entrada, que dada por


C
o,M
: a capacitncia Miller de sada, que dada por



A capacitncia de realimentao C, do circuito original, decomposta nas
capacitncias Miller, do circuito equivalente Miller, uma do lado da entrada e
outra do lado da sada.

Demonstrao do Teorema de Miller
Do amplificador da Figura 2.19, pode-se afirmar que a corrente alternada pelo
capacitor de realimentao dada por



) 13 . 2 ( ) 1 (
,
A C C
M i
=
) 14 . 2 (
1
,
|
.
|

\
|

=
A
A
C C
M o
) 15 . 2 (
) / 1 ( sC
v v
i
o i
C

=
De acordo com o mesmo amplificador, pode-se afirmar tambm que

Combinando, entre si, as Equaes (2.15) e (2.16), obtm-se

Desta equao resulta uma expresso para a impedncia V
i
/ i
C
, que



Esta expresso representa a impedncia do capacitor vista pelo lado da
entrada do amplificador. Nela aparece uma capacitncia C(1-A), que a capa
citncia Miller de entrada definida atravs da Equao (2.13). Ela aparece em
paralelo com os terminais de entrada do Equivalente Miller, Figura 2.20. Isto
demonstra uma parte do Teorema de Miller.
Na seqncia, demonstra-se a outra parte deste teorema. Da Equao (2.16),
decorre a seguinte expresso para V
i

) 16 . 2 (
i o
v A v =
) 1 ( A sC v i
i C
=
) 1 (
1
A C s i
v
C
i

=
) 17 . 2 (
A
v
v
o
i
=
Combinando, entre si, as Equaes (2.15) e (2.17), obtm-se



Esta expresso representa a impedncia do capacitor vista dos terminais de
sada do amplificador. Nela aparece a capacitncia de valor C (A-1)/A, que
exatamente a capacitncia Miller de sada definida atravs da Equao 2.14
Ela aparece em paralelo com os terminais de sada do Equivalente Miller, Fig.
2.20. Portanto, conclui-se a demonstrao do Teorema de Miller.
Para A>>1, a Equao (2.14) aproximadamente equivalente a


Amplificador Inversor com capacitncia de Realimentao
A aplicao mais importante do teorema de Miller com um amplificador
inversor. Neste caso A negativo e a capacitncia Miller de entrada maior
do que a capacitncia de realimentao. Isto chamado efeito Miller.

} / ) 1 ( {
1
A A C s i
v
C
o

=
C C
o M ,
~
Exemplo 2.5 - Dados C=5pF e A=-120, como ilustrado na Figura 2.21,
calcular as capacitncias Miller





Fig. 2.21

Soluo
A capacitncia Miller de entrada


A capacitncia Miller de sada



5pF




A=-120
pF C pF A C C
M i M i
605 ) 121 ( 5 ) 1 (
, ,
= = =
pF C pF
A
A
C C
M o M o
5
120
121
5
1
, ,
~
|
.
|

\
|

=
|
.
|

\
|

=
Como afirmado anteriormente, um grande ganho de tenso implica numa
capacitncia Miller de sada aproximadamente igual capacitncia
de realimentao. Para concluir este exemplo, mostra-se na Figura 2.22 o
equivalente Miller do amplificador da Figura 2.21



Fig. 2.22

2.5 Anlise de Amplificador a FET em alta Freqncia
O diagrama da Figura 2.23(a) de um amplificador a FET com a polarizao
por divisor de tenso, sendo alimentado por um gerador de sinal, de tenso
V
G
e resistncia interna R
G
. Na banda mdia, sabe-se que os capacitores de
acoplamento e derivao se comportam como curtos AC, como mostrado no
circuito equivalente AC da Figura 2.23(b). A resistncia r
D
a resistncia AC
vista pelo terminal do dreno, que a associao em paralelo de R
D
com R
L




605pF A=-120 5pF
r R R
D D L
=
A resistncia r
G
a resistncia Thevenin AC vista pelo terminal da porta do
FET. Ou seja,







(a)





(b)
Fig. 2.23
G G
R R R r
2 1
=


v
G

R
G
C
in



R
2
R
S


R
1
R
D
C
o




+V
DD



R
L

r
G


r
D


v
th

A tenso Thevenin AC vista tambm pelo terminal da porta do FET,



Na banda mdia do amplificador, o ganho de tenso com carga


Acima da banda mdia, as capacitncias internas do FET e as decorrentes da
fiao formam redes de atraso que fazem o ganho de tenso diminuir.
O FET tem capacitncias internas entre os seus trs terminais, que esto ilus
tradas na Figura 2.24, que do circuito equivalente para as altas freqncias







Fig. 2.24
u u
th
G
G
R R
R R R
=
+

1 2
1 2
( )
A g r
m D
=
r
G


v
th


C
gd

C
ds

C
in
r
D

C
gs

As notaes dessas capacitncia so especificadas a seguir
C
gs
a capacitncia interna entre porta e fonte
C
gd
capacitncia interna entre porta e dreno
C
ds
a capacitncia interna entre dreno e fonte.

Quando a sada de um amplificador a FET alimenta um outro estgio, a
capacitncia de entrada C
in
do estgio seguinte aparece entre os terminais
dreno e terra, como mostrado na Figura 2.24. Esta capacitncia inclui a
capacitncia de entrada do estgio seguinte e a capacitncia decorrente da
fiao, que a capacitncia entre os fios conectores e o terra. Orienta-se
adotar 0,118pF/cm como um valor aproximado para a capacitncia, por
comprimento, associada fiao.
Assim, cada centmetro de fio de conexo entre o dreno do primeiro estgio e
a porta do segundo estgio, deriva 0,118pF em paralelo com a carga. por
isso que se deve manter os fios de ligao o mais curto possvel nos
amplificadores de alta freqncia.

Aplicando o Teorema de Miller ao amplificador da Figura 2.24
Note que C
gd
aparece no circuito amplificador da Figura 2.24 como uma
capacitncia de realimentao. Pelo teorema de Miller, essa capacitncia
pode ser substituda por duas outras. Uma delas na entrada, situada entre o
terminal da porta e o da fonte (ou terra), a qual dada por

E outra capacitncia na sada, situada entre o terminal do dreno e o da fonte
(ou terra), a qual aproximadamente

Portanto, substituindo a capacitncia C
gd
pelas duas capacitncias referidas
acima, o circuito da Fig. 2.24 equivalente ao circuito esquematizado na
Figura 2.25 abaixo.





Fig. 2.25
) 1 ( ) 1 (
, , D m gd M i gd M i
r g C C A C C + = =
C C
o M gd ,
~
IDEAL
r
G


v
th

C
gs
C
gd
(1+g
m
r
D
)


r
D

C
gd
C
ds
C
in

Sabe-se que a capacitncia equivalente de uma associao de capacitncias
em paralelo igual soma das capacitncias componentes dessa associao
O circuito equivalente da Figura 2.25 tem duas redes de atraso: uma do lado
da porta e outro do lado do dreno.
Rede de atraso da porta
A capacitncia total do circuito da porta

E a freqncia de corte da rede de atraso da porta


onde
f
G
: freqncia de corte da rede de atraso da porta
r
G
: resistncia vista pela porta
C
G
: capacitncia total da rede de atraso da porta
Rede de Atraso do Dreno
O dreno se comporta como uma fonte de corrente que alimenta a resistncia
r
D
em paralelo com as capacitncias C
gd
, C
ds
e C
in
. A capacitncia total do
circuito do dreno
C C C g r
G gs gd m D
= + + ( ) 1
) 18 . 2 (
2
1
G G
G
C r
f
t
=
C C C C
D gd ds in
= + +
E a freqncia de corte da rede de atraso do dreno


onde
f
D
: a freqncia de corte da rede de atraso do dreno
r
D
: a resistncia AC vista pelo dreno
C
D
: a capacitncia total da rede de atraso do dreno

Capacitncia fornecida pelo fabricante
Na Figura 2.26(a) mostram-se as trs capacitncias do FET, que so: C
gs
, C
ds

e C
gd






Fig. 2.26
f
r C
D
D D
=
1
2t

C
gd
IDEAL C
gd



C
ds

C
gs
C
gs

C
iss

(a) (b) (c)
C
gd




C
ds

C
oss

Por convenincia, o fabricante mede as capacitncias do FET sob condies
de curto-circuito. Por exemplo, Ciss a capacitncia de entrada com um curto
AC atravs da sada, como mostrado na Figura 2.26 (b). Como C
gd
fica em
paralelo com C
gs
, ento

As folhas de dados tambm fornecem C
oss
, a capacitncia vista na sada do
FET, com um curto AC atravs dos terminais da entrada, conforme Figura
2.26 (c). Como, neste caso, C
ds
fica em paralelo com C
gd
, ento

Uma outra capacitncia que aparece nas folhas de dados (ou manual do
fabricante) C
rss
, a capacitncia de realimentao

Combinando entre si, as Equaes 2.19 a 2.21, obtm-se:




) 19 . 2 (
gd gs iss
C C C + =
) 20 . 2 (
gd ds oss
C C C + =
) 21 . 2 (
gd rss
C C =
) 22 . 2 (
rss oss ds
rss iss gs
rss gd
C C C
C C C
C C
=
=
=
Com estas expresses pode-se calcular as capacitncias necessrias para
analisar as redes de atraso de um amplificador a FET.

Exemplo 2.6 - A Figura 2.27 de um amplificador contendo o FET MPF 102,
cujas capacitncias internas so: C
iss
=7pF, C
oss
=4pF e C
rss
=3pF.
A capacitncia produzida pela fiao no circuito do dreno de 4pF. Se
g
m
=4000 S, quais as freqncias de corte das redes de atraso da porta e do
dreno ?










Fig. 2.27
+25V


5KO

50O
MPF 102

1MO
1MO 330O
Soluo
Das Equaes 2.22, calculam-se





A Figura 2.28 do circuito equivalente AC em altas freqncias, onde os
capacitores de acoplamento e de derivao se comportam como curtos AC.
A capacitncia produzida pela fiao fica em paralelo com a resistncia do
dreno






Fig. 2.28
pF C pF pF C
pF C pF pF C
pF C
ds ds
gs gs
gd
1 3 4
4 3 7
3
= =
= =
=
3pF


50O
IDEAL 5KO 1pF 4pF

4pF
O ganho de tenso na banda mdia

A capacitncia de realimentao, de 3pF, pode ser desmembrada em duas
outras, conforme segue:
1a) a capacitncia Miller da entrada, que

2a ) e a capacitncia Miller de sada, que

O circuito equivalente AC considerando as capacitncias Miller, est esquema
tizado na Figura 2.29






Fig. 2.29
20 ) 5 ( ) 4000 ( = = = A K S r g A
D m
O
( ) pF C pF A C C
M i gd M i
63 ) 21 ( 3 ) 1 (
, ,
= = =
C pF
o M ,
, ~ 315
50O

5KO 3pF 1pF 4pF
4pF 63pF
IDEAL
A rede de atraso da porta tem os valores:

Portanto a rede de atraso da porta tem uma freqncia de corte de



A rede de atraso do dreno tem os valores


E portanto a freqncia de corte da rede de atraso do dreno




Em alta freqncia, a menor das freqncias de corte dominante. Portanto,
a freqncia de corte da rede de atraso do dreno dominante pois seu valor,
3,98MHz o menor.
pF C pF pF C e r
G G G
67 63 4 50 = + = = O
MHz f
pF C r
f
G
G G
G
5 , 47
) 67 ( ) 50 ( 2
1
2
1
=

= =
O t t
pF C pF pF pF C e k r
D D D
8 4 1 3 5 = + + = = O
MHz f
pF K C r
f
D
D D
D
98 , 3
) 8 ( ) 5 ( 2
1
2
1
=

= =
O t t
Exemplo 2.7 - A Figura 2.30 de um amplificador cascode, cujo ganho de
tenso g
m
R
D
. Qual a capacitncia de entrada se o primeiro estgio tem
C
gs
=4pF e C
gd
=3pF ?















Fig. 2.30

+V
DD



R
D

v
O

T
2





T
1



R
1


R
2



v
I


R
G
R
S

Soluo
O primeiro estgio (fonte-comum) alimenta o segundo estgio (porta-comum).
A impedncia de entrada de um amplificador com porta-comum
aproximadamente 1/g
m
.
Portanto, a resistncia AC vista pelo dreno do primeiro estgio



O ganho de tenso do primeiro estgio



O primeiro estgio tem uma capacitncia de realimentao de 3pF e um
ganho Av1~-1; portanto a capacitncia Miller da entrada


A capacitncia total de entrada do primeiro estgio a soma de C
gs
com a
capacitncia Miller de entrada, ou seja

r
g
D
m
~
1
1
1
) (
1 1
~
|
|
.
|

\
|
~ =
v
m
m D m v
A
g
g r g A
pF C pF A C C
M i v gd M i
6 2 3 ) 1 (
, 1 ,
= = =
pF C pF pF C C C
i M i gs i
10 6 4
1 , , 1 ,
= + = + =
A vantagem de um amplificador cascode est na sua baixa capacitncia Miller
de entrada. Em geral, a capacitncia de entrada de qualquer amplificador
cascode a FET


2.6 Anlise de Amplificador a BJT em Mdias e Altas Freqncias
O diagrama da Figura 2.31 de um amplificador a BJT com EC acionado por
um gerador de sinal de tenso V
G
com uma resistncia R
G









Fig. 2.31
C C C
i gs gd
= + 2

v
G

R
G


C
in



R
1



R
2



R
C
C
o



R
E
C
E



R
L


+ V
CC

Na banda mdia
De acordo com o que j foi estudado neste curso, para a banda media tem-se
o circuito equivalente AC esquematizado na Figura 2.32





Fig. 2.32

A tenso V
th,G
a tenso Thevenin AC vista pelo terminal da base do
transistor, a qual expressa por



A resistncia r
G
a resistncia Thevenin AC vista pelo terminal da base do
Transistor, a qual determinada por

r
G


r
C


v
th,G

( )
u u
th G
G
G
R R
R R R
,
=
+

1 2
1 2
r R R R
G G
=
1 2
E r
C
a resistncia AC vista pelo coletor, a qual obtida por

Acima da Banda Mdia
O diagrama da Figura 2.33 do circuito equivalente AC para freqncias
acima da banda mdia do amplificador








Fig. 2.33
Onde
C
e
: a capacitncia associada ao diodo emissor
C
C
: a capacitncia associada ao diodo coletor
C
i
: a capacitncia de entrada do estgio seguinte
r
b
: a resistncia de espalhamento da base
r R R
C C L
=
r
G
r
b



C
e

C
c



r
C
C
i


IDEAL
A resistncia rb est includa nesta anlise de alta freqncia porque faz
Parte da rede de atraso da base

Redes de Atraso da Base e do Coletor
Para se determinar as freqncias de corte de um amplificador a BJT,
necessrio identificar as redes de atraso do lado da base e do lado do coletor.
O primeiro passo consiste em se determinar a capacitncia Miller de entrada,
que


onde A
V
o ganho de tenso na banda mdia entre a base e o coletor,
sendo portanto expresso por


Substituindo a Equao (2.24) na Equao (2.23), obtm-se


) 23 . 2 ( ) 1 (
'
, v c M i
A C C =
) 24 . 2 (
e
C
v
r
r
A =
) 25 . 2 ( 1
'
,
|
|
.
|

\
|
+ =
e
C
c M i
r
r
C C
A capacitncia Miller de sada aproximadamente C
C
porque o ganho de
tenso, A
V
, normalmente alto num amplificador com EC. Portanto,


Considerando as capacitncias Miller para o circuito da Figura 2.33, este torna
se equivalente ao circuito esquematizado na Figura 2.34







Fig. 2.34
As capacitncias equivalentes dos circuitos da base e do coletor so,
respectivamente
) 26 . 2 (
'
, c M o
C C ~
r
G
+r
b




C
e
C
c
(1+r
C
/r
e
)


r
C
C
c
C
i

IDEAL
) 27 . 2 ( 1
` ' '
i C C
e
C
c e B
C C C e
r
r
C C C + =
|
|
.
|

\
|
+ + =
O diagrama esquemtico da Figura 2.35 de um modelo equivalente ao da
Figura 2.34. Neste modelo as capacitncias equivalentes determinadas em
(2.27) so consideradas.






Fig. 2.35
Aplicando Thevenin ao circuito que alimenta a capacitncia C
B
, obtm-se o
circuito equivalente esquematizado na Figura 2.36






Fig. 2.36
r
G
+r
b



C
B
|r
e
r
C
C
C

(r
G
+r
b
)|r
e




C
B
r
C
C
C

Note que a resistncia Thevenin vista pela capacitncia da base, C
B
,

Portanto, a rede de atraso da base tem uma freqncia de corte de


onde
f
B
: a freqncia de corte da rede de atraso da base
r
B
: a resistncia Thevenin vista pela capacitncia total da base
C
B
: a capacitncia total da rede de atraso da base

O circuito do coletor forma outra rede de atraso, cuja freqncia de corte


onde
f
C
: a freqncia de corte da rede de atraso do coletor
r
C
: a resistncia AC vista pelo coletor
C
C
: a capacitncia total da rede de atraso do coletor
r r r r
B G b e
= + ( ' ) |
f
r C
B
B B
=
1
2t
f
r C
C
C C
=
1
2t
Capacitncia Especificada pelo Fabricante
No h uma denominao padro para a capacitncia C
C
do BJT. Nas folhas
de dados (ou manuais) usa-se qualquer um dos seguintes smbolos
equivalentes: C
C
, C
Cb
, C
ob
e C
obo
. Por exemplo, a folha de dados do
transistor 2N2330 d um C
ob
de 10pF. Este o valor de C
C
a ser usado em
anlise de alta freqncia.
A capacitncia C
e
no dada normalmente nas folhas de dados porque
muito difcil de ser medida diretamente.
Em vez disso, o fabricante fornece um valor de freqncia f
T
, para a qual o
ganho de corrente de um transistor cai para unidade. A capacitncia C
e
pode
ser calculada como segue


Exemplo 2.8 - Na folha de dados de um 2N3904 fornecida uma f
T
=300MHz.
Calcular o valor de C
e
dada acorrente I
E
=10mA
Soluo
Como C
e
depende de de r
e
, conforme Equao (2.28), calcula-se antes , r
e


) 28 . 2 (
2
1
'
e T
e
r f
C
t
=
O 5 , 2
10
25 25
= = =
e
E
e
r
mA
mV
I
mV
r
Aplica-se a seguir a Equao (2.28)


Exemplo 2.9 - Suponha que o transistor 2N3904 do exemplo anterior seja
utilizado num amplificador EC com os seguintes dados: r
G
=1KO , r
b
=100O ,
|r
e
=250O, r
C
=1KO , r
e
=2,5O , C
e
=212pF , C
C
=4pF e C
i
=5pF. Calcular as
freqncias de corte do amplificador.
Soluo
A resistncia Thevenin vista pela capacitncia C
B



O ganho de tenso


E a capacitncia Miller de entrada


pF C
MHz r f
C
e
e T
e
212
) 5 , 2 ( ) 300 ( 2
1
2
1
' '
=

= =
O t t
O O O O 204 250 ) 100 1000 ( ) ' ( ~ + = + =
B e b G B
r r r r r |
400
5 , 2
1000
= = =
v
e
C
v
A
r
r
A
O
O
pF C pF A C C
M i v c M i
1816 ) 400 1 ( 4 ) 1 (
,
'
,
= + = =
Logo, a freqncia de corte da rede de atraso da base


No circuito do coletor, a capacitncia total

Portanto, a freqncia de corte da rede de atraso do coletor



Conforme j mencionado, a freqncia de corte dominante na faixa de alta
freqncia a menor dentre aquelas pertinentes a essa faixa. Para este
exemplo a menor das duas freqncias calculadas acima, ou seja 430 kHz.
Se for pretenso melhorar a resposta na parte de alta freqncia deste
amplificador, deve-se comear com o circuito da base porque ele possui a
freqncia de corte mais baixa.


kHz f
pF C r
f
B
B B
B
430
) 1816 ( ) 204 ( 2
1
2
1
~

= =
O t t
pF C pF pF C C C
C i c C
9 5 4
'
= + = + =
MHz f
pF K
f
C C
7 , 17
) 9 ( ) 1 ( 2
1
=

=
O t
3. CIRCUITOS REGULADORES
3.1 Regulao
A tenso ou corrente fornecida por uma fonte a uma dada carga est muito
vulnervel a variaes. A regulao um recurso usado preventivamente
para evitar que tais variaes ocorram. Uma grande quantidade de
configuraes de circuito so capazes de efetuar regulao de tenso ou
corrente. Alguns circuitos aplicados mais comumente so considerados nesta
unidade do curso.

Importncia da regulao
Para ilustrar a importncia da regulao de tenso, considere o diagrama
geral da Figura 3.1





Fig. 3.1


FONTE V
NL
R
L
=
V
S,nom.




FONTE V
FL
R
L
= R
L,mn

V
S,nom.



FONTE V
L
R
L

V
S,nom.


onde V
NL
a tenso nos terminais de sada sem carga (em circuito aberto,
I
NL
=0), V
FL
a tenso nos terminais de sada plena carga (carga mxima)
e V
L
a tenso nos terminais de sada para qualquer carga R
L
entre R
L,mn

e ( ou seja R
L,mn.
< R
L
< )

A tenso fornecida pela fonte, V
S
, pode variar tambm devido a problemas
tcnicos em sua produo. Por exemplo, variao na tenso da rede de
distribuio de energia.

O ideal V
L
=V
FL
=V
NL
para R
L,mn
R
L
. Portanto, o ideal que a
tenso nos terminais de sada seja a mesma para qualquer valor de R
L
na
faixa que abrange desde a condio sem carga (R
L
= ) at a condio
com carga mxima ( R
L
= R
L,mn
), independentemente de variaes na
tenso da fonte, V
S
. Ou seja, o ideal que V
L
no seja afetada por
variaes em R
L
ou em V
S
.
No existe nenhuma fonte atualmente de semicondutor ou eletromecnica
(gerador), que possa fornecer uma tenso completamente independente
do valor da resistncia da carga colocada.
Efeito da variao de R
L
ou de V
S
sobre a tenso de carga

Para ilustrar o efeito da variao da resistncia de carga na sua tenso,
considere o circuito simples da Figura 3.2, cuja fonte no regulada.






Fig. 3.2
Supondo que: V
S
= 10 V (valor nominal), R
S
= 50 e R
L
= 1K. Ento, a
tenso na carga



Supondo agora que R
L
= 500 enquanto R
S
e V
S
no so alteradas, ento


V
S
V
L
R
L


R
S
.

V
R
R R
V V
L
L
L S
S
=
+
=
+

1000
1000 50
10
O
O O
V V
L
= 9 5 ,
V V
L
=
+

500
500 50
10
O
O O
V V
L
~ 9 1 ,
Supondo por ltimo que V
S
sofreu alterao indesejavelmente para 8V,
enquanto R
S
no alterou, e R
L
=1KO.
Assim,


Com este exemplo ilustra-se que, sem algum recurso preventivo, a tenso na
carga, V
L
, fica vulnervel a variaes. neste contexto que se insere a tc-
nica de regulao.









V
R
R R
V V
L
L
L S
S
=
+
=
+

1000
1000 50
8
O
O O
V V
L
~ 7 6 ,
Configuraes bsicas gerais
H, fundamentalmente, duas configuraes bsicas para se estabelecer
regulao de tenso ou corrente, que so: srie e paralelo, como ilustrado na
Figura 3.3





Fig. 3.3

Nesta figura, a tenso V
L
chamada de sada regulada .
Os reguladores mais sofisticados fazem uso da regulao-srie e paralela
em um mesmo sistema.





FONTE V
S
V
L
R
L

V
S,nom.



I
L



FONTE V
S
V
L
R
L

V
S,nom.



I
L

3.2 Reguladores de Tenso Discretos
Nesta seo so apresentados vrios circuitos reguladores usando componen
tes discretos, ao mesmo tempo em que uma descrio sobre o princpio de
funcionamento e, em alguns casos, uma anlise dos respectivos circuitos so
realizadas.

3.2.1 O regulador zener bsico
Na Figura 3.4 mostrado o circuito regulador zener bsico






Fig. 3.4
Este um regulador paralelo. O diodo zener usado para regular a tenso
sobre a resistncia de carga, funcionando na sua regio de ruptura e
mantendo a tenso da carga praticamente constante. A tenso de Thevenin
aplicada ao diodo Zener importante para determinar a sua regio de opera-
o.
R
S



V
S

+


-





V
Z



R
L
V
L





I
S


I
L

I
Z

Para calcular a tenso de Thevenin, substitui-se o diodo zener por um circuito
aberto, como mostrado na Figura 3.5





Fig. 3.5

De acordo com o circuito da Figura 3.5, tem-se que a tenso de Thevenin,
V
TH
,

(3.1)

Para que o diodo zener funcione em sua regio de ruptura, necessrio que
V
TH
> V
Z
. Esta a primeira relao que deve ser satisfeita para qualquer
regulador zener.



V
S

R
S



V
TH
R
L
V
L


V
R
R R
V
TH
L
S L
S
=
+
Correntes do circuito da Figura 3.4
a) a corrente atravs da resistncia R
S


(3.2)

b) desprezando a resistncia zener, R
Z
, de modo que V
L
~V
Z
, a corrente
atravs da carga
(3.3)

c) aplicando a lei das correntes de Kirchhoff, obtm-se


(3.4)
Regulador Zener quase ideal
Um regulador zener quase ideal quando satisfaz as duas condies :
a) R
Z
s 0,01 R
S

b) R
Z
s 0,01R
L

I
V V
R
S
S Z
S
=

I
V
R
L
L
L
=
I I I
S Z L
= +
I I I
Z S L
=
Ao satisfazer a primeira condio, o regulador reduz os efeitos da variao
da tenso da fonte, incluindo a ondulao, de um fator de pelo menos 100.

Ao satisfazer a segunda condio, o regulador zener apresenta-se para
carga como se fosse uma fonte de tenso quase ideal.

Exemplo 3.1 - Considere o regulador zener esquematizado na Figura 3.6






Fig. 3.6
Em primeiro lugar pergunta-se: o circuito satisfaz a condio V
TH
> V
Z
?
Para responder esta questo, calcula-se V
TH
para V
S
= 40 V (menor valor de
V
S
dado ).




40V a 50V

+
10V 2KO

-
820O
V V V
K
K
V
TH TH
4 , 28 40
820 2
2
=
+
=
O O
O
Observa-se portanto que a condio V
TH
> V
Z
, para o menor valor de V
S

mostrado no circuito, est satisfeita, estando automaticamente satisfeita para
os demais valores da faixa.

Calculando as correntes mnima e mxima atravs da resistncia R
S
, segue







Sabe-se que V
L
~ V
Z
=10V, portanto a corrente de carga



As correntes zener: mnima e mxima para os valores dados de V
S
, so

mA I
V V
R
V V
I
S
S
Z S
S
6 , 36
820
10 40
min ,
min ,
. min ,
=

=
O
mA I
V V
R
V V
I
S
S
Z S
S
8 , 48
820
10 50
max ,
. max ,
. max ,
=

=
O
mA I
K
V
R
V
I
L
L
L
L
5
2
10
~ ~ =
O
mA I mA mA I I I
Z L S Z
6 , 31 5 6 , 36
min , . min , . min ,
= = =
mA I mA mA I I I
Z L S Z
8 , 43 5 8 , 48
max , . max , . max ,
= = =
Qual o menor valor da tenso da fonte do circuito da Figura 3.6, abaixo do
qual no seria possvel a regulao de tenso na carga ?
Neste limite ocorre a igualdade V
TH
= V
Z
. Assim, para obter o menor valor de
V
S
que permite regulao de tenso na carga do circuito em anlise, usa-se
esta igualdade, como segue










Portanto 14,1V o menor valor de V
S
abaixo do qual no possvel a
regulao de tenso na carga do circuito da Figura 3.6
=
+
Z S
L S
L
V V
R R
R
. min ,
=
+
V V
S
10
2000 820
2000
. min ,
O O
O
V V
S min , .
, = 14 1
Exemplo 3.2 - Considere outra situao da mesma configurao do regulador
zener bsico, o qual est mostrado na Figura 3.7




Fig. 3.7
Neste caso considera-se a hiptese de que R
L
varia enquanto V
S
permanece
constante e igual a 30V, como ilustrado na figura acima.
Qual o mnimo valor de R
L
que garante a regulao de tenso na carga ?
O valor mnimo de R
L
, R
L,min
, tal que a tenso de Thevenin aplicada
ao diodo zener igual tenso zener deste ltimo, ou seja




V
S
=30V
100O
I
Z
+


-



10V R
L
(0 a 1K)


I
L


I
S

=
+
=
Z S
S L
L
Z TH
V V
R R
R
V V
. min ,
. min ,
O
O
50 10 30
100
min ,
. min ,
. min ,
= =
+
L
L
L
R V V
R
R
Para a resistncia de carga igual ao seu valor mnimo, isto R
L
= R
L,min
=50 ,
a corrente de carga atinge o seu valor mximo, dado por:



Por outro lado, para a resistncia de carga igual ao seu valor mximo, R
L
=1K
que o limite superior do intervalo fornecido na Figura 3.7, a corrente de car-
ga atinge seu valor mnimo, dado por:



Portanto, para qualquer valor de R
L
entre 50O e 1KO, o diodo zener opera
em sua regio de ruptura, simulando uma fonte de tenso de 10V .

A corrente atravs da resistncia R
S
para 50O < R
L
< 1KO


mA
V
R
V
I
L
Z
L
200
50
10
min ,
. max ,
= = =
O
mA
K
V
R
V
I
L
Z
L
10
1
10
max ,
. min ,
= = =
O
mA I
V V
I
S S
200
100
10 30
=

=
O
As correntes: mxima e mnima atravs do diodo zener so



Para ilustrar a regulao de tenso na carga, mostra-se na Figura 3.8 o
grfico de V
L
versus I
L
.







Fig. 3.8
Para R
L
menor que 50O o diodo zener se comporta como um circuito aberto
pois V
TH
< V
Z




10mA 200mA I
L

V
L



10V

mA I mA mA I I I
Z L S Z
190 10 200
max , . min , . max ,
= = =
0 200 200
min , . max , . min ,
= = =
Z L S Z
I mA mA I I I
Influncia da Resistncia Zener
O efeito da resistncia zener, R
Z
, sobre a regulao pode ser determinado
facilmente encontrando-se o equivalente de Thevenin para carga, consideran-
do o menor valor desta carga para regulao, que neste caso R
L
=50O.

Assim, pegando o caso particular de regulador zener dado na Figura 3.7 e
substituindo o diodo zener pelo seu modelo composto por uma fonte de ten-
so em srie com a resistncia R
Z
, obtem-se o circuito mostrado na Figura 3.9







Fig. 3.9



30V
100O


R
Z
2O

V
Z
10V


R
L
=50O



THEVENIN.
Para calcular a tenso de Thevenin, retira-se a carga e procede como a se-
guir:




Fig. 2.10




Para calcular a resistncia de Thevenin, substituem-se as fontes por curto:





Fig. 3.11


30V
100O


2O

10V


V
TH



I
2O

+
|
.
|

\
|
+

= + = V
V V
V I V
TH
10
2 100
10 30
2 10 2
2
O O
O O
O
V V
TH
~ 10 4 ,
100O




2O



R
TH

R
TH
= ~ 100 2 2 O O O
O equivalente de Thevenin juntamente com a carga est mostrado na Figura
3.12




Fig. 3.12
A resistncia R
Z
tem portanto um efeito desprezvel para R
L,min
( e I
L,max
)
de modo geral, R
Z
tem efeito desprezvel sobre R
L
, conforme demonstrado a
seguir:
a) para R
L
= R
L,min
= 50O, a tenso de carga :



b) Para R
L
= 1K , a tenso de carga




10,4O
2O

50O
V V V V
L L
10 4 , 10
50 2
50
=
+
=
O O
O
V V V V
L L
4 , 10 4 , 10
2 1000
1000
~
+
=
O O
O
O erro percentual associado a esses dois valores de V
L
, calculados nos
extremos do intervalo de R
L
, o seguinte:



3.2.2 O regulador seguidor de emissor
O seguidor de emissor pode melhorar o desempenho de um regulador zener.
A Figura 3.13 da configurao do referido regulador, que do tipo srie







Fig. 3.13
Aplicando a LTK malha de sada resulta
(3.5)
% 4 % 100
10
10 4 , 10
=
V V




V
S

(fonte no
regulada)


R


I
R

+
V
Z

-

I
C

I
B



R
L
V
L


-
V
BE

+


I
Z


Regulador srie

I
E

V V V
L Z BE
=
A tenso V
Z
constante. Logo, de acordo com (3.5), a tenso da carga, V
L
,
aproximadamente constante, mesmo que a tenso da fonte varie.

Aplicando a LCK ao circuito da Figura 3.13, temos


A corrente de base, por sua vez,


Como I
B
<< I
L
, pode ser usado um diodo zener de menor potncia. Enquanto
Isso, para um regulador zener comum, se necessrio fornecer a uma carga
uma corrente na ordem de ampres, o diodo zener deve suportar uma corren-
te tambm na ordem de ampres.

Equivalente Thevenin visto pela carga
Para calcular a tenso de Thevenin vista pela carga do circuito da Figura 3.13,
remove-se a carga e calcula-se a tenso nos terminais em que a mesma
estava. Este procedimento mostrado a seguir

I I I
R Z B
= +
I
I
B
L
~
|
O circuito da Figura 3.13, sem a carga, est mostrado na figura abaixo
Para obter a impedncia Thevenin vista pela carga, substituem-se: a fonte V
S

por um curto, o transistor pelo seu modelo com r
e
, e o diodo zener por sua
resistncia Interna, obtendo-se o seguinte:






R



R
Z

r
e


TRANSISTOR


Z
TH





V
S




R



+
V
Z

-

-
V
BE

+

V
TH

BE Z TH
V V V =
|
|
Z
e o TH
Z
e o TH
R
r Z Z
R R
r Z Z
+ = =
+ = =
) // (
Assim, obtm-se o circuito equivalente de Thevenin, com a carga reposta aos
terminais, resultando no circuito mostrado na Figura 3.14.




Fig. 3.14
A idia principal que o seguidor de emissor aumenta a capacidade de
manipulao de corrente de um regulador zener; ele aumenta a corrente de
carga de um fator |

Potncia de dissipao no transistor
Para projetar um circuito como esse, deve-se levar em conta a dissipao de
potncia do transistor, que dada por:





(V
Z
-V
BE
)

r
e
+(R
Z
/|)


R
L

P V I
D CE C
=
Tenso coletor-emissor, V
CE

Aplicando a LTK malha mais externa do circuito da Figura 3.13, tem-se


Corrente de coletor
A corrente de coletor aproximadamente igual corrente de emissor, ou seja


Como os terminais do coletor-emissor esto em srie com a carga, a corrente
de carga deve passar atravs do transistor. por isso que ele chamado
transistor de passagem.
A desvantagem principal de um regulador srie a potncia dissipada pelo
transistor de passagem. Se a corrente de carga no muito grande, o
transistor de passagem no se aquece muito. Mas se a corrente de carga
alta, o transistor de passagem dissipa uma boa quantidade de potncia,
aumentando a temperatura interna do equipamento. Em alguns casos pode
ser necessrio um ventilador para diminuir o calor.

V V V
CE S L
=
I I
C E
~
Efeito da Temperatura
importante mencionar o efeito que a temperatura tem sobre V
BE
. Quando a
temperatura do emissor aumenta, V
BE
diminui. As folhas de dados geralmen-
te informam quanto V
BE
varia com a temperatura. A variao em V
BE

depende, dentre outros fatores, da corrente de coletor do transistor dado.

Uma aproximao til para a variao a seguinte: V
BE
diminui 2mV para
cada grau Celsius de aumento de temperatura. Por exemplo, suponha-se que
V
BE
=0,7V para uma temperatura do emissor de 25
o
C. Se a temperatura do
emissor aumenta para 75
o
C (um aumento de 50
o
C) ento V
BE
diminui de
50 x 2mV=100mV=0,1V.
Ou seja, V
BE
passa de 0,7V para 0,6V. Este efeito deve ser considerado por-
que, sendo a tenso de carga dada por


uma variao em V
BE
refletida em V
L
.
V V V
L Z BE
=
Embora essa variao seja relativamente pequena deve-se ter cuidado com
esses efeitos quando do projeto do circuito.
Para maiores informaes sobre a dependncia de V
BE
com a temperatura,
deve-se consultar as folhas de dados do transistor especfico que se pretende
usar.
Exemplo 3.3- Na Figura 3.15 o transistor de passagem tem um | de 80.
Calcular a corrente que passa atravs do diodo zener.







Fig. 3.15

Aplicando a LCK ao n logo acima do diodo zener, tem-se:

(3.6)




20V



680O


I
R

I
Z


+
10V
-

I
C


I
B


-
V
BE

+

I
E

15 V
L

I I I
Z R B
=
Clculo da corrente I
R



Clculo da corrente I
E




Clculo da corrente I
B




Substituindo, na Equao (3.6), os valores encontrados acima, segue que:


Observe que o valor da corrente I
Z
bem menor que a corrente de carga


mA I
V V
R
V V
I
R
Z S
R
7 , 14
680
10 20
=

=
O
A I
V V
R
V V
R
V
I
E
L
BE Z
L
L
E
62 , 0
15
7 , 0 10
=

= =
O
mA I
A I
I
B
E
B
75 , 7
80
62 , 0
~ = ~
|
mA I mA mA I I I
Z B R Z
95 , 6 75 , 7 7 , 14 = = =
mA A I I
E L
620 62 , 0 = = =
Exemplo 3.4 - Qual a dissipao de potncia do transistor da Figura 3.15 ?
Se R
Z
=7O e |=100, qual a impedncia de sada que o resistor de carga v?
A potncia dissipada pelo transistor de passagem :

Para uma corrente de carga consideravelmente maior, a potncia dissipada
pelo transistor de passagem pode se tornar muito alta.
Como mostrado anteriormente, a impedncia de sada, que a impedncia
Thevenin vista pela carga

A resistncia CA do diodo emissor



Fazendo as substituies, segue que
W P A V V I V P
D C CE D
63 , 6 62 , 0 ) 3 , 9 20 ( = = =
|
Z
e o
R
r Z + ~
O 04 , 0
62 , 0
25 25
= = =
e
E
e
r
A
mV
I
mV
r
O
O
O 11 , 0
100
7
04 , 0 = + = + ~
o
Z
e o
Z
R
r Z
|
Isto implica que a fonte est estabilizada para todas as resistncias de carga
maiores do que 11O.
De quanto varia a tenso de carga do circuito da Figura 3.15 se a resistncia
de carga varia, por exemplo, de 15O para 14O ?

1
o
) a corrente de carga, I
L
, aumentou de I
L1
=(9,3V/15,11O)=0,615 A para
I
L2
=(9,3V/14,11O)=0,659 A .
Logo
AI
L
=0,659A-0,615 A
AI
L
=0,044A

2
o
) a tenso na impedncia de sada, V
Zo
, aumentou de:
V
Zo1
=(0,11O) (0,615 A )=0,06765V para
V
Zo2
=(0,11O) (0,659 A )=0,07249V .
Logo
V
Zo
=0,07249 V -0,06765 V
V
Zo
=0,00484 V

3
o
) por fim, como V
Zo
aumentou, ento a tenso de carga, V
L
, diminuiu de
uma quantidade igual. Ou seja V
L
= -0,00484V
3.2.3. Regulador de tenso paralelo a transistor bipolar
Na Figura 3.16 mostrado um regulador de tenso empregando um transistor
na configurao paralela






Fig. 3.16
Qualquer tendncia de aumento ou de diminuio em V
L
ter efeito
correspondente em V
BE
pois

(3.7)



V
S

(fonte no
regulada)
R
S


I
Rs

+ I
C

V
Z

-




+
V
BE

-


V
L
R
L

I
B

V V V
BE L Z
Fixo
=
Suponha por exemplo que V
L
tende a diminuir, ento ocorre o seguinte:
V
BE
diminui, o que pode ser concluido atravs da Equao (3.7),
I
B
e I
C
diminuem devido decrscimo em V
BE

I
RS
diminui uma vez que o nvel de conduo do transistor diminuiu
V
RS
diminui devido ao decrscimo em I
RS

V
L
aumenta, compensando sua tendncia inicial de diminuir

Uma discusso semelhante pode ser aplicada para uma tendncia de
aumento em V
L
.
3.2.4. Regulador de tenso srie usando dois transistores
A Figura 3.17 o esquema de um regulador de tenso srie empregando um
segundo transistor para fins de controle.

Funo dos elementos que compem o circuito regulador da Figura 3.17
1
o
) O diodo zener um elemento que fornece uma tenso de referncia
2
o
) O transistor T
1
usado como elemento de controle; ele controla a tenso
de sada a partir de uma tenso de correo enviada a ele atravs de um
circuito comparador
3
o
) O transistor T
2
um comparador DC; ele compara duas tenses, sendo
uma delas a de referncia, a outra enviada da carga a ele para que possa
proceder a devida comparao.








-
Fig. 3.17
No havendo alterao da diferena, na comparao, o comparador no
muda a polarizao do circuito de controle. Havendo alguma variao na
diferena, aparece na carga do comparador uma tenso de correo, que
enviada ao circuito de controle que, por sua vez, procede a uma correo na
tenso de carga.



V
S

(fonte no
regulada)


V
R1
R
1



R
2


B
I
B2


R
3



R
L
V
L

V
CE1

T
1


I
C2

I
R1
T
2



+
I
Z
- V
BE2

+
V
Z



I
B1


I
L

Princpio de funcionamento do circuito regulador da Figura 3.17
a) Suponha inicialmente a variao: um aumento na tenso de entrada, V
S

b) Assim, a tenso da carga, V
L
, tende a aumentar porque

c) Um aumento de V
L
provoca um aumento da tenso de R
3
pois


d) Um aumento de V
R3
provoca um aumento de V
BE2
porque

e) Devido ao aumento de V
BE2
, as correntes I
B2
e I
C2
aumentam
f) Com o aumento de I
C2
a tenso V
CE2
diminui
g) Uma diminuio de V
CE2
provoca um aumento na tenso V
R1
porque

h) Com o aumento de V
R1
a tenso V
CE1
aumenta porque

i) Por ltimo, V
L
diminui, compensando sua tendncia de aumento inicial pois
L R
V
R R
R
V
|
|
.
|

\
|
+
=
2 3
3
3
1 CE S L
V V V =
Z R BE
V V V =
3
2
Z CE S R
V V V V =
2
1
V V V
CE R BE 1 1
1
= +
V V V
L S CE
=
1
Com esta descrio, conclui-se que o regulador produz uma estabilizao da
tenso na carga.
De modo anlogo pode-se demonstrar que a tenso da carga mantm-se
estabilizada para o caso de uma diminuio da tenso de entrada.

Anlise do circuito da Figura 3.17 para fins de projeto
Aplicando a LTK malha mais externa do referido circuito, resulta
(3.8)
Da teoria sobre transistores BJT, pode-se afirmar que as tenses nos
terminais do transistor T
1
satisfazem a seguinte equao:
(3.9)
Combinado entre si, as equaes (3.8) e (3.9), encontra-se:
(3.10)
De acordo com o circuito, pode-se deduzir que
(3.11)

De (3.10) e (3.11), considerando I
C2


I
E2
=I
Z
, obtm-se
(3.12)
1 CE L S
V V V + =
1 1 CB BE L S
V V V V + + =
V V V R I I
S L BE Z B
= + + +
1 1 1
( )
1 1 1 CB BE CE
V V V + =
) (
1 2 1 1 1 1 1
1
B C CB R R CB
I I R V I R V V + = = =
Para o caso em que a tenso de entrada mxima, a Equao (3.12)
assume a seguinte forma particular:


Como I
Z,mx
>> I
B1,mn
, ento a equao acima pode ser simplificada para


Da qual obtm-se a seguinte expresso para a corrente I
Z,mx
:

(3.13)

Para o caso em que a tenso de entrada mnima, a Equao (3.12) assu-
me a seguinte forma particular:

Desta equao resulta

(3.14)
V V V R I I
S max L BE min Z max B min , . , , . , .
( ) = + + +
1 1 1
. max , 1 . min , 1 . max , Z BE L S
I R V V V + + =
I
V V V
R
Z max
S max L BE min
, .
, . , .
=

1
1
) (
. max , 1 . min , 1 . max , 1 . min , B Z BE L S
I I R V V V + + + =
I I
V V V
R
Z min B max
S min L BE max
, . , .
, . , .
+ =

1
1
1
Como
ento, a Equao (2.14) equivalente a

(3.15)

Dividindo-se, membro a membro, a Equao 3.13 pela Equao 3.15,
encontra-se




Isolando a corrente I
Z,mx
na equao acima e, chamando esta corrente de
corrente zener mxima para teste do diodo, I
Z,mx,T
, segue



I
I
B max
L max
min
1
1
, .
, .
, .
~
|
I
I V V V
R
Z min
L max
min
S min L BE max
, .
, .
, .
, . , .
+ =

|
1
1
1
I
I
I
V V V
V V V
Z max
Z min
L max
min
S max L BE min
S min L BE max
, .
, .
, .
, .
, . , .
, . , .
+
=


|
1
1
1
I
V V V
V V V
I
I
Z max T
S max L BE min
S min L BE max
Z min
L max
min
, ,
, . , .
, . , .
,
, .
, .
=


|
\

|
.
|
+
|
\

|
.
|
1
1 1
|
onde I
Z,mn
a corrente zener mnima do diodo em teste
Escolha do Transistor T
1

O transistor T
1
deve ser tal que
V
CEO
> (V
S,mx
V
L
)
I
C,max
> I
L,mx

P
C,mx
> (V
S,mx
V
L
)I
L,mx


Escolha do Diodo Zener
Escolhe-se uma tenso de referncia e, em funo dela, feito um teste pe-
la expresso de I
Z,mx,T
, para saber se o mesmo pode ou no ser utilizado.
As correntes zener mxima e mnima especficas do diodo escolhido so
simbolizadas por I
Z,mx,D
e I
Z,mn,D
, respectivamente

Escolha do Transistor T
2

O transistor T
2
deve ser tal que
V
CEO
> [(V
L
+ V
BE1,mn
) V
Z
]
I
C,mx
> I
Z,mx,D

P
C,mx
> [(V
L
+ V
BE1,mn
) V
Z
] I
Z,mx

Escolha de R
1

Da Equao (3.13), tira-se a expresso para R
1





Entretanto, para proteo do zener, R
1
escolhido deve ser maior que o valor
expresso no membro direito da igualdade acima, ou seja




Por outro lado, da Expresso (3.15), tira-se


R
V V V
I
S max L BE min
Z max
1
1
=

, . , .
, .
R
V V V
I
S max L BE min
Z max D
1
1
)

, . , .
, ,
R
V V V
I
I
S min L BE max
Z min
L max
min
1
1
1
=

+
, . , .
, .
, .
.
|
O R
1
escolhido deve ser menor que o valor expresso no lado direito desta
ltima igualdade para se garantir I
Z,min,D
. Isto




Portanto o valor de R
1
a ser escolhido deve estar no seguinte intervalo





Potncia dissipada por R
1
,
escolhido

De modo geral, a potncia dissipada em R
1,escolhido




R
V V V
I
I
S min L BE max
Z min D
L max
min
1
1
1
(

+
, . , .
, ,
, .
.
|
V V V
I
R
V V V
I
I
S max L BE min
Z max D
S min L BE max
Z min D
L max
min
, . , .
, ,
, . , .
, ,
, .
, .

( (

+
1
1
1
1
|
P
V
R
D R
R
escolhido
,
,
1
1
2
1
=
No pior caso, tem-se que





Escolha de R
2

A corrente de R
2
deve ser dez por cento da corrente de coletor de T
2
. Ou
seja
I
R2
=10% de I
C2
I
R2
= 0,1 I
C2


Pelo circuito, sabe-se que I
C2
~ I
Z
. Para garantir o limite inferior I
C2
~ I
Z,mn
,
deve-se ter




V V V V
R S max L BE min
1
1
= +
, . , .
( )
P
V V V
R
D max R
S max L BE min
escolhido
, ,
, . , .
,
[ ( )]
1
1
2
1
=
+
min ,
. max , 2
2
. max , 2
2
1 , 0
2
Z
BE Z L
R
BE Z L
I
V V V
R
I
V V V
R

(

(
No limite superior, tem-se I
C2
~ I
Z,mx
. Por uma questo de proteo, deve-se
ter

Portanto R
2
deve ser escolhido no intervalo




onde:







R
V V V
I
L Z BE min
Z max
2
2
01
)

, .
, .
,
V V V
I
R
V V V
I
L Z BE min
Z max
L Z BE max
Z min

( (

2
2
2
01 01
, .
, .
, .
, .
, ,
I
V V V
R
Z max
S max L BE min
escolhido
, .
, . , .
,
=

1
1
I
V V V
R
I
Z min
S min L BE max
escolhido
B max , .
, . , .
,
, .
=

1
1
1
Potncia Dissipada em R
2

De modo geral, a potncia dissipada em R
2
dada por



A potncia mxima de dissipao em R
2




Clculo de R
3

Parte do circuito da Figura 3.17, contendo R
3
, est desenhado na Figura a
seguir




P
V
R
onde V V V V
D R
R
escolhido
R L Z BE ,
,
2
2
2
2
2
2
= =
P
V V V
R
D max R
L Z BE min
escolhido
, .,
, .
,
( )
2
2
2
2
=



T
2

+
V
Z

-


R
2
V
R2



R
3
V
R3


+
- V
BE2



V
L

Aplicando a LTK malha que contm o zener, a juno base-emissor de T
2
e
R
3
, encontra-se
(3.16)
Por outro lado, aplicando a regra do divisor de tenso, vem

(3.17)
Da Equao 3.17, com R
2
= R
2,escolhido
, encontra-se a expresso para R
3
:



Substituindo V
R3
pela quantidade expressa em 3.16, a equao acima



Potncia Dissipada em R
3

De modo geral, a potncia dissipada em R
3
dada por

2
3
BE Z R
V V V + =
V
R
R R
V
R L
3
3
2 3
=
+

R
V
V V
R
R
L R
escolhido 3 2
3
3
=


,
R
V V
V V V
R
Z BE
L Z BE
escolhido 3
2
2
2
=
+


,
P
V
R
onde V V V
D R
R
R Z BE ,
3
3
3
2
3
2
= = +
A potncia mxima dissipada em R
3



Exemplo 3.5 - Projeto de um regulador de tenso srie com dois transistores,
tendo a mesma configurao mostrada na Figura 3.17 e, com as seguintes
especificaes: V
S
=20V10% , I
L,mx
=1A , V
L
=10V , V
ref
= 5,1 V

Procedimento do projeto
1
o
) Escolha do transistor T
1
. O transistor T
1
deve satisfazer as condies:
V
CEO
> (V
S,mx
V
L
) V
CEO
> (22-10)V=12V
I
C,mx
> I
L,mx
I
C,mx
> 1A
P
C,mx
> (V
S,mx
V
L
) I
L,mx
P
C,mx
> 12 W
O transistor BD233, por exemplo, satisfaz estas exigncias pois tem as
seguintes caractersticas:
I
C,mx
= 2 A, V
CEO
= 45V,
P
C,mx
= 25W, |
mn
= 20
P
V V
R
D max R
Z BE max
, ,
, .
( )
3
2
2
3
=
+
2
o
) Escolha do diodo Zener
Considerando o valor dado de 5,1V para a tenso de referncia, procede-se
com testes para escolha do zener:

a) Inicialmente vamos investigar o diodo BZX79 cujas caractersticas so
I
Z,mn
=10mA, P
Z,mx
= 400mW, V
Z
= 5,1V , I
Z,mx
=78,43mA
Para saber se o diodo identificado acima pode ser usado, calcula-se a
mxima corrente que pode passar pelo zener:







Como o I
Z,mx,T
=93,7mA , maior do que o I
Z,mx
suportvel pelo diodo BZX79,
que 78,43mA, ento este diodo no pode ser usado na implementao do
projeto especificado.
I
V V V
V V V
I
I
Z max T
S max L BE min
S min L BE max
Z min
L max
min
, ,
, . , .
, . , .
, .
, .
, .
=


|
\

|
.
|
+
|
\

|
.
|
1
1 1
|
I
V V V
V V V
A
Z max T , ,
,
,
=


|
\

|
.
|
+
|
\

|
.
|

22 10 0 6
18 10 0 7
10
1000
20
10
3
I mA
Z max T , ,
, ~ 93 7
b) Vamos testar um outro diodo, o BZX87, cujas caractersticas so:
I
Z,mn
= 50 mA , P
Z,mx
= 1,3W , V
Z
= 5,1V , I
Z,mx
= 255mA , vem

Para este diodo, encontra-se



Como a corrente zener mxima de teste, I
Z,mx,T
, menor do que a corrente
zener mxima suportvel pelo diodo, I
Z,mx
, ento este pode ser usado e,
portanto I
Z,mx,D
= 255mA

3
o
) Escolha do Transistor T
2
. O transistor T
2
deve satisfazer as condies:
a) V
CEO
> [(V
L
+V
BE1,mn
) V
Z
] V
CEO
> [(10 + 0,6V)-5,1V] V
CEO
> 5,5V
b) I
C,mx
> I
Z,mx,D
(do zener) I
C,mx
> 255mA

c) P
C,mx
>[(V
L
+ V
BE1,mn
) - V
Z
] I
Z,mx
P
C,mx
>[(10V+0,6V)-,1V]255 x10
-3

P
C,mx
> 1,4W
mA I A
V V V
V V V
I
T Z T Z
156 10
20
1000
50
7 , 0 10 18
6 , 0 10 22
max, ,
3
max, ,
=
|
.
|

\
|
+ |
.
|

\
|


=

Um transistor que satisfaz estas exigncias por exemplo o BD135, cujas
caractersticas so:
V
CEO
= 45V , I
C,mx
= 1 A , P
C,mx
= 8W

4
o
) Escolha do resistor R
1

Como visto anteriormente, o valor de R
1
deve ser escolhido no intervalo




ou seja,





O valor que vamos escolher dentro deste intervalo,

V V V
I
R
V V V
I
I
S max L BE min
Z max D
S min L BE max
Z min D
L max
min
, . , .
, ,
, . , .
, ,
, .
.

( (

+
1
1
1
|
22 10 0 6
255 10
18 10 0 7
1000
20
10
3 1
3
V V V
A
R
V V V
A

( (

+

, ,
(50 )
44 7 73
1
, O O ( ( R
R
escolhido 1
56
,
= O
Potncia mxima dissipada por R
1






5
o
) Escolha de R
2

O valor de R
2
, como visto anteriormente, deve ser escolhido no intervalo



onde:



+
=
+
=
O 56
] 6 , 0 10 ( 22 [
)] ( [
2
, 1
2
. min , 1 . max ,
max, ,
1
V V V
R
V V V
P
escolhido
BE L S
R D
P W
D max R , ,
,
1
2 3 =
V V V
I
R
V V V
I
L Z BE min
Z max
L Z BE max
Z min

( (

2
2
2
01 01
, .
, .
, .
, .
, ,
mA I
V V V
R
V V V
I
Z
escolhido
BE L S
Z
204
56
6 , 0 10 22
. max ,
, 1
. min , 1 . max ,
. max ,
~

=

=
O
mA I
A V V V
I
R
V V V
I
Z B
escolhido
BE L S
Z
3 , 80
20
1
56
7 , 0 10 18
. min , . max , 1
, 1
. max , 1 . min ,
. min ,
~

=

=
O
Portanto, o intervalo em que R
2
deve ser escolhido



ou seja,

Dentro deste intervalo, vamos escolher o valor


Clculo da potncia mxima dissipada por R
2




6
o
) Escolha de R
3



10 51 0 6
0 1 204 10
10 51 0 7
0 1 80 3 10
3 2 3
V V V
A
R
V V V

( (



, ,
,
, ,
, ,
211 522
2
O O ( ( R
R
escolhido 2
330
,
= O
mW P
V V V
R
V V V
P
R D
escolhido
BE Z L
R D
56
330
) 6 , 0 1 , 5 10 (
) (
2 2
max, ,
2
, 2
2
. min , 2
max, ,
=

=

=
O
O O 470 330
6 , 0 1 , 5 10
6 , 0 1 , 5
3 , 2
2
2
3
=

+
=

+
= R
V V V
V V
R
V V V
V V
R
escolhido
BE Z L
BE Z
Clculo da potncia mxima dissipada por R
3




3.2.5 Regulador de tenso srie usando a configurao Darlington
Na Figura 3.18 os transistores T
1
e T
1
compem a configurao Darlington









Fig. 3.18
mW P
V V
R
V V
P
R D
escolhido
BE Z
R D
72
470
) 7 , 0 1 , 5 (
) (
3 3
max, ,
2
, 3
2
. max , 2
max, ,
~
+
=
+
=
O


V
S



R
1

T
1


T
1




T
2



R
2




R
3




R
L

Conforme demonstrado anteriormente, a configurao Darlington proporciona
um elevado ganho de corrente, ficando evidente seu emprego no regulador
estudado na seo anterior.
Esta configurao, como se sabe, pode ser encontrada encapsulada num
nico invlucro como um nico transistor.
Para avaliar as vantagens de seu emprego, considere o projeto anterior
empregando esta configurao
Especificaes do projeto
V
L
=10V
I
L,mx
=1 A
V
S
=20V10%
1
o
) Escolha do Transistor T
1

O transistor T
1
deve satisfazer as seguintes exigncias:
V
CEO
> (22V-10V) V
CEO
> 12V
I
C,mx
> I
L,mx
I
C,mx
> 1A
P
C,mx
>(22V-10V) x 1 A P
C,mx
> 12W

O transistor escolhido o BD263, cujas caractersticas so
I
C,mx
= 4 A , V
CEO
= 60V , P
C,mx
=36W , | = 500

2
o
) Escolha do Zener
Escolhendo a mesma tenso de referncia da soluo anterior, ou seja 5,1V
procede-se com teste
Diodo BZX79, cujas caractersticas so:
I
Z,mn
=10mA , P
Z,mx
= 400mW , V
Z
= 5,1V , I
Z,mx
= 78,43mA

A corrente zener mxima para teste



|
|
.
|

\
|
+
|
|
.
|

\
|


=
. min , 1
. max ,
. min ,
. max , 1 . min ,
. min , 1 . max ,
max, ,
|
L
Z
BE L S
BE L S
T Z
I
I
V V V
V V V
I
I
V V V
V V V
Z max T , ,
,
,
=


|
\

|
.
|
+
|
\

|
.
|

22 10 12
18 10 14
10
1000
500
10
3
I mA
Z max T , ,
, = 19 64
Como pode ser visto o diodo BZX79 pode ser usado pois sua corrente zener
mxima, 78,43mA ; maior que a corrente zener mxima de teste, 19,64mA.
oportuno comentar que, devido ao ganho elevado proporcionado pela
configurao Darlington, tem-se uma corrente de reduzido valor circulando por
R
1
, em comparao com o caso anterior.

3
o
) Escolha do Transistor T
2

O transistor T
2
deve satisfazer as seguintes condies:
a) V
CEO
>[(V
L
+V
BE1,mn
) V
Z
] V
CEO
> [(10 + 1,2V)-5,1V] V
CEO
> 6,1V

b) I
C,mx
> I
Z,mx,D
I
C,mx
> 78,43mA

c) P
C,mx
> [(V
L
+ V
BE1,mn
) - V
Z
] x I
Z,mx

P
C,mx
> [(10V+1,2V) - 5,1V] x 78,43 x10
-3

P
C,mx
>478mW

O transistor escolhido o BC337, cujas caractersticas so:
V
CEO
= 45V, I
C,mx
= 500mA , P
C,mx
= 625mW
No caso anterior a potncia exigida para T
2
P
C,mx
>1,4W enquanto neste
caso, a potncia mxima exigida para T
2
deve ser P
C,mx
> 0,478W
4
o
) Escolha de R
1

O valor do resistor R
1
deve estar dentro do intervalo



Ou seja,






Um valor dentro deste intervalo por exemplo


V V V
I
R
V V V
I
I
S max L BE min
Z max D
S min L BE max
Z min D
L max
min
, . , .
, ,
, . , .
, ,
, .
.

( (

+
1
1
1
|
22 10 1 2
78 43 10
18 10 1 4
10
1000
500
10
3 1
3
V V V
A
R
V V V
A

( (

+
|
\

|
.
|

,
,
,
138 550
1
O O ( ( R
R
escolhido 1
330
,
= O
Clculo da potncia mxima dissipada por R
1






5
o
) Escolha de R
2

O valor de R
2
deve estar dentro do intervalo



onde:




O 330
)] 2 , 1 10 ( 22 [
)] ( [
2
, 1
2
. min , 1 . max ,
max, ,
1
V V V
R
V V V
P
escolhido
BE L S
R D
+
=
+
=
P mW
D max R , ,
1
353 =
V V V
I
R
V V V
I
L Z BE min
Z max
L Z BE max
Z min

( (

2
2
2
01 01
, .
, .
, .
, .
, ,
mA I
V V V
R
V V V
I
Z
escolhido
BE L S
Z
33
330
2 , 1 10 22
. max ,
, 1
. min , 1 . max ,
. max ,
~

=

=
O
mA I mA
V V V
I
R
V V V
I
Z B
escolhido
BE L S
Z
18 2
330
4 , 1 10 18
. min , . max , 1
, 1
. max , 1 . min ,
. min ,
~

=

=
O
Substituindo os valores no intervalo onde R
2
deve ser escolhido, segue



Ou seja,

Um valor dentro deste intervalo por exemplo


Clculo da potncia mxima dissipada por R
2




6
o
) Clculo de R
3




A
V V V
R
A
V V V
3
2
3
10 18 1 , 0
7 , 0 1 , 5 10
10 33 1 , 0
6 , 0 1 , 5 10



( (


13 2 3
2
, , K R K O O ( (
R K
escolhido 2
15
,
, = O
mW P
K
V V V
R
V V V
P
R D
escolhido
BE Z L
R D
3 , 12
5 , 1
) 6 , 0 1 , 5 10 (
) (
2 2
max, ,
2
, 2
2
. min , 2
max, ,
=

=

=
O
O O K R
V V V
V V
R
V V V
V V
R
escolhido
BE Z L
BE Z
2 10 5 , 1
6 , 0 1 , 5 10
6 , 0 1 , 5
3
3
, 2
2
2
3
=

+
=

+
=
Clculo da potncia mxima dissipada por R
3



3.3 Regulao de Corrente
Para introduzir o conceito de regulao de corrente considere os diagramas
mostrados na Figura 3.19






Fig. 3.19
onde I
NL
e I
FL
so as correntes: sem carga e com carga mxima (a plena
carga). A corrente I
L
a corrente na carga para 0 < R
L
< R
L,mx
. Idealmente
tem-se que I
NL
=I
L
=I
FL
. A regulao de corrente definida por:


mW P
K
V V
R
V V
P
R D
escolhido
BE Z
R D
8 , 16
2
) 7 , 0 1 , 5 (
) (
3 3
max, ,
2
, 3
2
. max , 2
max, ,
=
+
=
+
=
O

FONTE
I
L


R
L


FONTE
I
FL


R
L,max

FONTE

I
NL

R
L
=0
regulaao de corrente
I I
I
NL FL
FL
=

100%
3.3.1 Regulador de corrente
Uma configurao de regulador de corrente est mostrada na Figura 3.20











Fig. 3.20
A corrente I
L
, atravs de R
L
, deve ser constante, independentemente das
variaes que possam ocorrer na fonte e/ou na carga. Sendo I
E
~I
C
=I
L
, ento
V
Re
= R
E
I
L
(3.18)
Por outro lado, aplicando a LTK malha que envolve R
E
e o diodo zener,
V
Re
= V
Z
V
BE
(3.19)
Das Equaes (3.18) e (3.19), temos
R
E
I
L
=V
Z
V
BE
(3.20)

R
L



R
E

+
V
Z

-



R
B



I
Rb




I
L



I
Z
I
B


+
V
BE
-



V
L



V
Re


V
CE




V
S


I
S

Da Equao 3.20, obtm-se a seguinte expresso para I
L
:


Por esta ltima equao nota-se que I
L
praticamente constante.

Procedimento para o projeto do circuito
1
o
) Escolha do transistor
O transistor deve ser tal que
V
CEO
> V
S,mx
, I
C,mx
> I
L
, P
C,mx
> V
CE,mx
I
L


onde
V
CE,mx
= V
S,mx
+ V
BE
V
Z
V
L,mn ,
V
L,mn
= 0

Uma vez escolhido o transistor tem-se o valor de |
mn

2
o
) Clculo de V
Z

Para o circuito da Figura 2.20, vale a seguinte equao:
(3.21)
I
V V
R
L
Z BE
E
=

V V V V V
S L CE Z BE
= + + ( )
Particularmente para V
L
=V
L,mx
, a Equao 3.21 escrita da seguinte maneira:
(3.22)

Da Equao (3.22) acima, obtm-se a seguinte expresso para V
Z
:
(3.23)

3
o
) Clculo de I
Z,mx

Aplicando a LTK malha de entrada do circuito da Figura 3.20 obtm-se:


Um caso particular da equao acima, para V
S
=V
S,mx
, :
(3.24)

Outro caso particular da mesma equao, para V
S
=V
S,mn
,
(3.25)

V V V V V
S min L max CE min Z BE , , ,
( ) = + +
V V V V V
Z S min BE L max CE min
= +
, . , ,
V R I I V
S B Z B Z
= + + ( )
V R I I V
S max B Z max B Z , ,
( ) = + +
V R I I V
S min B Z min B Z , ,
( ) = + +
Passando V
Z
para o lado esquerdo da igualdade, nas Equaes 3.24 e 3.25,
e, em seguida, dividindo a Equao 3.24 pela Equao 3.25, obtm-se


Da equao acima obtm-se a seguinte expresso para I
Z,mx




onde I
B
a corrente de base do transistor, que dada por



4
o
) Escolha de R
B

Para se garantir I
Z,mn
, bem como a proteo do zener, R
B
deve ser escolhido
no seguinte intervalo


V V
V V
R I I
R I I
S max Z
S min Z
B Z max B
B Z min B
,
,
,
,
( )
( )

=
+
+
I I I
V V
V V
I
Z max Z min B
S max Z
S min Z
B , ,
,
,
( ) = +

|
\

|
.
|

I
I
B
L
min
~
|
V V
I I
R
V V
I I
S max Z
Z max B
B
S min Z
Z min B
,
,
,
,

+
( (

+
Clculo da potncia mxima dissipada em R
B

De modo geral a potncia dissipada por R
B




onde


A potncia mxima dissipada por R
B




5
o
) Clculo de R
E
e da potncia dissipada em R
E

Para |
mn
> 100, tem-se



P
V
R
D R
R
B escolhido
B
B
,
,
=
2
V V V
R S Z
B
=
P
V V
R
D max R
S max Z
escolhido
B
, ,
,
,
( )
=

2
1
R
V V
I
e P R I
E
Z BE
L
D R E L
E
=

=
,
2
Exemplo 3.6 - Uma fonte de corrente com a configurao da Figura 3.20
cujas especificaes so:
I
L
=20mA , V
S
=20V10% , V
L
=0 a 10V , R
L
=0 a 0,5KO

Procedimento do projeto
1
o
) Escolha do diodo zener


Para teste, considere o zener BZX79 cujas caractersticas so
I
Z,mn
=10mA , V
Z
=8,3V , P
Z,mx
=400mW , I
Z,mx
= 49mA
A seguir calcula-se a corrente zener mxima de teste




Como I
Z,mx,T
menor que a I
Z,mx
do zener em observao, este pode
ser usado
V V V V V V V V V V V
Z CE L BE S Z
3 , 8 3 , 0 10 6 , 0 18
min , max , . min ,
= + = + =
3 3
min ,
max ,
min , max, ,
10
100
20
3 , 8 18
3 , 8 22
10 )
100
20
10 ( ) (

|
.
|

\
|
|
.
|

\
|

+ =
|
|
.
|

\
|

+ =
V V
V V
I
V V
V V
I I I
B
Z S
Z S
B Z T Z
mA I
T Z
21 , 14
max, ,
=
2
o
) Escolha do transistor
O transistor deve ser tal que
V
CEO
> V
S,mx
V
CEO
>22V, I
C,mx
> I
L
I
C,mx
> 20mA
P
C,mx
> V
CE,mx
I
L
P
C,mx
>286mW
onde
V
CE,mx
= V
S,mx
+V
BE
V
Z
V
L,mn
=22V+0,6V-8,3V-0V V
CE,mx
=14,3V
Transistor escolhido - BC337, cujas caractersticas so:
V
CEO
=45V, I
C,mx
=500mA, P
C,mx
=625mW, V
CE,mn
=0,3V

3
o
) Escolha de R
B

O valor da resistncia R
B
deve ser escolhido dentro do intervalo


Ou seja



Vamos escolher o valor
V V
I I
R
V V
I I
S max Z
Z max B
B
S min Z
Z min B
,
,
,
,

+
( (

+
22 8 3
49 0 2 10
18 8 3
10 0 2 10
3 3
V V
R
V V
B

+
( (

+


,
( , )
,
( , )
278 951 O O ( ( R
B
R
B escolhido ,
= 560O
Clculo da mxima potncia dissipada em R
B




4
o
) Clculo de R
E




Para se obter um melhor resultado sugere-se colocar em lugar de R
E
=385O,
um resistor fixo de 330O e um resistor varivel de 100O.

Potncia dissipada em R
E




mW P
V V
R
V V
P
B B
R D
escolhido
Z S
R D
335
560
) 3 , 8 22 (
) (
max, ,
2
, 1
2
max ,
max, ,
=

=
O
O 385
10 20
6 , 0 3 , 8
3
=

=

E
L
BE Z
E
R
A
V V
I
V V
R
mW P I R P
E E
R D L E R D
154 ) 10 20 ( 385
,
2 3 2
,
= = =

O
3.4 Amplificadores Diferenciais
Os amplificadores diferenciais so amplificadores que amplificam uma diferen
a infinitesimal de tenso entre os dois terminais de entrada.

Na Figura 3.21 est representada a configurao bsica de um amplificador
diferencial.










Fig.3.21
V
CC


A B

V
B1


V
B2

I
C1

R
C1

I
C2

R
C2

V
O1



T
1

V
O2


T
2



V
O


I
E1
I
E2


I
o

V
E

Os transistores T
1
e T
2
constituem um par diferencial, onde normalmente os
lados esquerdo e direito so simtricos.
Aplicando a LCK ao ponto de conexo dos dois emissores, pode-se escrever
I
o
=I
E1
+I
E2

A tenso de sada, V
o
dada por
V
o
=A
d
(V
B1
V
B2
)+A
CM
(V
B1
+V
B2
)/2
onde:
A
d
: ganho diferencial; o ganho para diferena entre as duas tenses de
entrada
A
CM
: ganho de modo comum; o ganho para o valor mdio entre as duas
tenses de entrada
V
B1
: tenso aplicada entrada no inversora
V
B2
: tenso aplicada entrada inversora

Para um amplificador diferencial qualquer pode-se afirmar que
A
d
>> A
CM



Expresso para a tenso de sada
Aplicando tcnicas de anlise de circuitos eletrnicos, usando o modelo de
Ebers Moll (ou o modelo hbrido) para cada transistor, encontra-se



Em particular, para r
e1
=r
e2
=r
e
e R
C1
=R
C2
=R
C
, a equao acima torna-se
equivalente a

Caso os dois transistores apresentem caractersticas diferentes necessrio
inserir um potencimetro entre os pontos A e B do circuito da Figura 3.21 para
ajuste dos nveis de tenso nos coletores de T
1
e T
2
, conforme Figura 3.22.
Em se tratando de componentes discretos, que podem ou no apresentar as
mesmas caractersticas, a introduo do potencimetro R
P
visa equilibrar
estas caractersticas.
Na Figura 3.22 o smbolo da fonte de corrente foi substitudo pela configura-
o da fonte de corrente regulada estudada na seo anterior

V
R
r
V
R
r
V
R
r
V
R
r
V
o
C
e
B
C
e
B
C
e
E
C
e
E
= +
1
1
1
2
2
2
1
1
2
2
( ) V
R
r
V V
o
C
e
B B
=
1 2
Quando a base de T
2
torna-se positiva em relao de T
1
, a corrente I
E2

aumenta e, como
I
o
=I
E1
+I
E2

a corrente I
E1
diminui pois I
o
constante. A recproca verdadeira, ou seja,
quando V
B1
>V
B2
, ocorre um aumento em I
E1
e uma diminuio em I
E2













Fig. 3.22


R
P


I
C1


R
C1

I
C2



R
C2


V
o
V
B1


V
B2

T
1



I
E1



T
2


I
E2

I
o


T
3



R
E


R
B




V
Z



V
CC

Caractersticas de Transferncia
Para o amplificador diferencial em estudo, considere que
I
C1
=I
E1
e I
C2
=I
E2

Para a juno base-emissor, de modo geral, vale a seguinte expresso:

(3.26)
onde:
I
S
: corrente de saturao; corrente inversa de fuga da juno base-emissor
K : constante de Boltzmann,
K=1,38x10
-23
J /
o
K
q : carga do eltron, q=1,6x10
-19
C
T : temperatura absoluta em graus kelvin; na temperatura ambiente normal
(T=300K), a relao (KT/q)=0,026V=26mV
Como V
BE
>>26mV, o termo -1 da Equao 3.26 desprezvel. Consequente-
mente, a referida equao aproximadamente equivalente a:

(3.27)
I I e
E S
q
V
KT
BE
= ( ) 1
KT
V
q
S E
BE
e I I ~
Com base em (3.27), as correntes de emissor dos dois transistores so
expressas, respectivamente, por:


Como I
o
=I
E1
+I
E2
, ento


Colocando em evidncia a 1
a
parcela do lado direito da Equao acima, tem-
se




ou, equivalentemente


(3.28)
KT
V
q
S E
KT
V
q
S E
BE BE
e I I e e I I
2 1
2 1
~ ~
KT
V
q
S
KT
V
q
S o
BE BE
e I e I I
2 1
+ ~
(
(

+ =
|
.
|

\
|

KT
V
q
KT
V
q
KT
V
q
S o
BE BE
BE
e e I I
1 2
1
1
( )
I I e
o E
q
KT
V V
BE BE
= +

(

1
1
2 1
Lembrando que I
E1
=I
C1
e, pelo circuito, V
BE2
=V
B2
V
E
e V
BE1
=V
B1
V
E
, tem-se
(3.29)

Com procedimento anlogo ao procedimento acima, encontra-se

(3.30)

Das Equaes 3.29 e 3.30, levantam-se as curvas de (I
C1
/ I
o
) e (I
C2
/I
o
) em
funo de (V
B1
V
B2
) q / KT, como ilustrado na Figura 3.23







Fig. 3.23
( )
I
I
e
C
o
q
KT
V V
B B
1
1
2 1
=
+

( )
I
I
e
C
o
q
KT
V V
B B
2
1
1 2
=
+

I
C
/I
o




(V
B1
-V
B2
)q/KT
I
C2
/I
o
I
C1
/I
o



-10 -8 -6 -4 -2 0 2 4 6 8 10


1,0
0,8

0,6
0,4

0,2
0

Regio linear
Como pode ser visto atravs da Figura 3.23, as caractersticas de
transferncia so lineares apenas numa pequena regio em torno de um
ponto central.
O amplificador diferencial um timo limitador pois quando V
B1
-V
B2
exceder
a aproximadamente 4KT/q (~ 100mV), muito pouco incremento de sada
possvel.

3.4.1 Regulador de tenso com um Darlington e um amplificador diferencial









Fig. 3.24

V
S

I
1
I
2

R
2

R
1

I
B

I
C3
I
C4

T
3
T
4

I
o

R
3





V
Z



R
4


R
5



R
6



R
L
V
L

T
1


T
2

V
CE

Princpio de funcionamento do regulador
Ao variar o cursor de R
5
, varia-se o potencial na base de T
4
, enquanto o
potencial na base de T
3
fixo e igual a V
Z
.
Esta variao provoca um aumento ou diminuio de corrente no coletor de
T
3
pois, conforme visto na parte de amplificadores diferenciais, I
o
constante
e igual a I
o
~I
C3
+I
C4

Ou seja, um acrscimo de corrente em I
C4
provoca um decrscimo de corrente
em I
C3
e vice-versa.

A variao de I
C3
provoca uma variao em I
B
e, consequentemente, em V
CE

Como V
L
=V
S
V
CE
, o valor de V
L
diminui ou aumenta compensando sua
tendncia inicial de variar.
Quanto correo da tenso de sada, V
L
, em funo da variao da tenso
de entrada, V
S
, o princpio o mesmo j descrito, onde o controle exercido
por T
1
e T
2
.
O amplificador diferencial aumenta a sensibilidade do circuito a variaes em
V
L
.
3.5 Circuitos Integrados Reguladores de Tenso
As diversas unidades de um regulador de tenso so tambm encontradas
integradas numa nica pastilha, chamada CI.

Portanto uma fonte de tenso pode ser composta dos seguintes blocos
funcionais:
1
o
) um transformador conectado rede eltrica para baixar a tenso a um
nvel desejado,
2
o
) um circuito retificador de meia onda ou de onda completa,
3
o
) um filtro capacitivo simples para diminuir a ondulao,
4
o
) e finalmente um CI regulador de tenso

Uma categoria bsica de reguladores de tenso inclui
a) aqueles usados apenas com tenses positivas
b) aqueles usados apenas com tenses negativas
c) e aqueles cuja tenso de sada ajustvel ou fixada
Tipos de reguladores de tenso em CIs
Os reguladores de tenso que produzem uma tenso regulada fixada positiva
para uma faixa de corrente de carga esto representados no diagrama da
Figura 3.25








Fig. 3. 25

Na Figura 3.25 a tenso de entrada V
S
, uma tenso DC no regulada e a
tenso de sada V
L
, uma tenso DC regulada.


+


V
S




IN OU
CI Regulador
GND


+


CARGA





V
L

Tenso diferencial
sada-entrada


I
L

As especificaes do dispositivo do:
a) a faixa de tenso sobre a qual a tenso de entrada pode variar, AV
S
sem
prejuzo da regulao
b) a faixa de variao da tenso de sada, AV
L
, resultante de variaes da
corrente de carga (regulao de carga) e tambm de variaes na tenso
de entrada (regulao de linha)

Para operar o CI, deve-se manter uma diferena de tenso sada-entrada

Um grupo de reguladores de tenso positiva fixada a srie 78, que produz
tenses fixadas entre 5V e 24V. Na Figura 3.26(a) mostra-se como muitos
desses reguladores so conectados e, na Figura 3.26(b), mostram-se os da
srie 79.

Os capacitores C
1
e C
2
conectados da entrada e sada, respectivamente,
para a terra ajudam a manter a tenso DC.

Na srie 79 so disponveis CIs reguladores de tenso negativa, que
constituem uma srie de CIs semelhante srie 78 porm, que opera com
tenses negativas, produzindo tenses de sada negativas reguladas.






(a)






(b)
Fig. 2.26


V
S
C
1

IN OU
78XX
GND


C
2



+

+
1 2


3


V
S
C
1

IN OU
79XX
GND


C
2

3 2


1
Nas Tabelas 3.1 so mostrados alguns dados tpicos das sries 78XX e 79XX
Tabelas 3.1












Nmero do CI Tenso positiva regulada V
S
mn
7805 +5V 7,3V
7806 +6V 8,35V
7808 +8V 10,5V
7810 +10V 12,5V
7812 +12V 14,6V
7815 +15V 17,7V
7818 +18V 21V
7824 +24V 27,1V


Nmero do CI Tenso de sada regulada V
S
mn
7905 -5V -7,3V
7906 -6V -8,4V
7908 -8V -10,5V
7909 -9V -11,5V
7912 -12V -14,6V
7915 -15V -17,7V
7918 -18V -20,8V
7924 -24V -27,1V

Note que aps o prefixo 78 so colocados dois dgitos que indicam a tenso
de sada do regulador.
So tambm disponveis reguladores de tenso em configuraes que
permitem ao usurio estabelecer a tenso de sada num valor regulado
desejado. O LM317, por exemplo, pode operar com tenso de sada regulada
em qualquer valor na faixa de 1,2V a 37V.
Na Figura 3.27 mostra-se uma conexo tpica usando o CI LM317






Fig. 3.27
A escolha dos resistores R
1
e R
2
permite a fixao da tenso de sada V
o
em
qualquer tenso desejada na faixa de ajuste (1,2V a 37V).

(3.31)



V
REF


+
I
R1

R
1

V
o


+


V
S


IN OU
LM317


I
AJUSTVEL




R
2

V
R
R
V R I
o REF AJUSTAVEL
= +
|
\

|
.
| + 1
2
1
2
So valores tpicos: V
REF
=1,25V e I
AJUSTAVEL
=100A
Exemplo 3.7- Determine a tenso de sada regulada usando um LM317,
como na Figura 3.27, dados R
1
=240O e R
2
=2,4KO.

Aplicando a Equao (3.31), determina-se a tenso pedida neste exemplo.







V
K
V K A
o
= +
|
\

|
.
| + 1
2 4
240
1 25 2 4 100
,
, ,
O
O
O
V V V V
o
= + = 13 75 0 24 13 99 , , ,
4. PRINCPIOS DE REALIMENTAO
As caractersticas da maioria dos elementos ativos, tais como transistores,
tendem a ser variveis. Os parmetros variam no apenas entre unidades
do mesmo dispositivo mas tambm variam, imprevisivelmente, devido ao en-
velhecimento. Um amplificador sem realimentao com um ganho de 900, por
exemplo, pode ter seu ganho facilmente mudado para 700 ou para 1100 pelo
simples fato de ocorrer uma substituio dos transistores. Esses inconvenien-
tes podem ser contornados e, em adio, outras vantagens podem ser obtidas

Entre as vantagens que podem ser obtidas com a realimentao
encontram-se

1) impedncia de entrada mais alta
2) ganho de tenso mais estvel
3) largura de faixa mais ampla
4) operao mais linear
5) impedncia de sada mais baixa
6) reduo do rudo
4.1. Amplificador geral malha aberta
Consideremos um amplificador de ganho A
v
, sem realimentao, conforme
diagrama da Figura 4.1 a seguir
A
v

v
i

v
o

Fig. 4.1
De acordo com o esquema da Figura 4.1, pode-se escrever:

) 1 . 4 (
i v o
v A v =
Se A
v
variar de certa quantidade A
v
, ento v
o
ir variar de uma quantidade:

) 2 . 4 (
i v o
v A v A A =
Variaes de ganho como esta so intolerveis, particularmente em instrumen
tao. O nico caminho para se conseguir preciso digna de comfiana em
um sistema a malha aberta garantir ganho preciso e constante. Isto requer
o uso de componentes com pequena tolerncia, o que implica em alto custo,
ou com recalibrao frequente.
Uma medida de desempenho, que indica a sensibilidade da sada para varia-
es de ganho a variao percentual na sada v
o
/ v
o
, em relao varia-
o percentual no ganho do sistema A
v
/ A
v
.
Considerando o circuito representado pelo diagrama de blocos da Figura 4.1,
esta medida de desempenho pode ser obtida dividindo, membro a membro,
a equao (4.2) pela equao (4.1), conforme segue:
A equao (4.3) indica que a variao percentual (ou por unidade), em v
o

exatamente igual variao percentual em ganho.
) 3 . 4 (
v
v
o
o
i v
i v
o
o
A
A
v
v
v A
v A
v
v A A A A
= =
Embora esta conceituao tenha sido apresentada em termos do ganho de
tenso, pode-se desenvolv-la, de maneira anloga, em termos do ganho de
corrente.

4.2. Amplificador geral malha fechada
O diagrama em blocos da Figura 4.2 representa um circuito amplificador
malha fechada



A
v

v
i

v


B
v
o

Fig. 4.2
V
f

+
-
Trata-se de realimentao negativa porque o sinal de realimentao v
f
tem
uma defasagem de 180
o
em relao ao sinal de entrada v
i
. Por isto, a adi-
o algbrica de v
i
com v
f
corresponde a uma diferena.
Para indicar que o sinal de erro v

representa diferena entre v


i
e v
f
, colo-
cam-se os sinais + e nas entradas do detector de erro, conforme mostrado
na Figura 4.2.

O fator de ganho/atenuao B representa o bloco de realimentao.

De acordo com o amplificador malha fechada da Figura 4.2, escrevem-se
As seguintes equaes:




Substituindo a equao (4.4c) na equao (4.4b), obtm-se


) 4 . 4 (
) 4 . 4 (
) 4 . 4 (
c v B v
b v v v
a v A v
o f
f i
v o
=
=
=
c
c
) 5 . 4 (
o i
v B v v =
c
Uma vez que esta expresso de ganho corresponde ao ganho do amplifica
dor com realimentao, Figura 4.2, ela conhecida como a expresso do ga-
nho de malha fechada, reescrita a seguir com a notao A
vf
:




Em particular, se o amplificador com realimentao da Figura 4.2 possui B=1,
(realimentao unitria), pode-se concluir, atravs da Equao (4.6), que


A substituio de (4.5) em (4.4a), seguida de passos algbricos para a obten
o do ganho de tenso mostrada na sequncia:
B A
A
v
v
v A B A v v A v B A v
v B A v A v B v A v
v
v
i
o
i v v o i v o v o
o v i v o i v o
+
=
= + = +
= =
1
) 1 (
) (
) 6 . 4 (
1 B A
A
v
v
A
v
v
i
o
vf
+
= =
) 7 . 4 (
1
v
v
i
o
vf
A
A
v
v
A
+
= =
Para este caso particular, o amplificador da Figura 4.2 , pode ser simplificado
para o amplificador com realimentao unitria esquematizado na Figura 4.3.
Da equao (4.6) pode-se deduzir uma condio para a estabilizao do ga-
ganho de malha fechada A
vf
, conforme mostrado a seguir. Para A
v
B >> 1,
a Equao (4.6) pode ser aproximada para:


A
v

v
i

v


v
o

Fig. 4.3
V
f

+
-
) 8 . 4 (
1
B
A
vf
~
Pela equao (4.8) observa-se que A
vf
fica independente da quantidade A
v
,
que, como foi dito, altamente varivel.
Em particular, para B=1 e A
v
>> 1, ento

Ou seja, para este caso, a sada seria igual entrada, mas possivelmente
180
o
fora de fase, caso a inverso de fase necessria para realimentao
negativa fosse maior no bloco A
v
do que no bloco B. A sada, no entanto,
no pode igualar-se exatamente entrada porque, assim, o sinal de erro
seria nulo. Como este o sinal de entrada do amplificador, o sinal de sada
tambm seria nulo.
Assim, o sinal de erro nunca deve ser exatamente nulo, mas quanto maior
for o ganho A
v
do amplificador, menor ser o erro necessrio para produzir
um sinal de sada, com v
o
e v
i
seguindo um ao outro. No limite, para A
v
a-
proximando-se de um valor infinito, o sinal de erro aproxima-se de zero.
Para obter uma sada com nvel maior que o da entrada, com um valor est
vel de ganho malha fechada necessrio fazer B<1.
1 =
vf
A
Em geral o bloco de realimentao toma a forma de um divisor de tenso ou
corrente, fazendo com que B seja menor do que 1.
Uma vez que a realimentao negativa estabiliza o ganho de malha fechada,
ela reduz o efeito da distoro de frequncia inerente ao bloco de ganho A
v
.
Para ilustrar isto, suponhamos que A
v
seja dado pela seguinte funo de trans
ferncia:




onde:
c
=2 f
c
a frequncia de corte superior e A
m
o ganho nas mdias
frequncias.
Portanto, considerando que A
v
parte do circuito malha fechada com reali-
mentao negativa, ento




) 9 . 4 (
) / ( 1
) (
c
m
v
j
A
j A
e e
e
+
=
) 10 . 4 (
) / ( 1
1
) / ( 1
1
c
m
c
m
v
v
vf
j
B A
j
A
B A
A
A
e e
e e
+
+
+
=
+
=
Multiplicando numerador e denominador da equao (4.10) por
segue que



B A
j
m
c
+
+
1
) / ( 1 e e

|
|
.
|

\
|
+
+
|
|
.
|

\
|
+
+
|
|
.
|

\
|
+
+
|
|
.
|

\
|
+
=
B A
j
j
B A
B A
j
j
A
A
m
c
c
m
m
c
c
m
vf
1
) / ( 1
) / ( 1
1
1
) / ( 1
) / ( 1
e e
e e
e e
e e
) 11 . 4 (
1
) / ( 1
1
1 1
) / ( 1
1
B A
j B A
B A
A
B A
B A
B A
j
B A
A
A
m
c m
m
m
m
m
m
c
m
m
vf
+
+ +
+
=
|
|
.
|

\
|
+
+
|
|
.
|

\
|
+
+
|
|
.
|

\
|
+
=
e e
e e
Da Equao (4.11) conclui-se que
Comparando a Equao (4.9) com a Equao (4.12), observa-se que o ga-
nho nas mdias frequncias reduzido de A
m
para A
m
/ (1+A
m
B) , enquanto
a frequncia de corte superior deslocada de
c
para
c
(1+A
m
B)
A extenso da resposta nas altas frequncias decorrente da reduo do ga-
nho de mdias frequncias. Na Figura 4.4 ilustra-se o efeito da realimentao
sobre a resposta em frequncia do amplificador.





) 12 . 4 (
) 1 (
1
1
B A
j
B A
A
A
m c
m
m
vf
+
+
+
=
e
e
A
m

A
m
/(1+A
m
B)

c

c
(1+A
m
B)
Fig. 4.4
O circuito malha fechada minimiza tambm os efeitos da distoro introduzi-
da pelo ganho A
v
.
Realimentao positiva
Se a tenso de realimentao v
f
estiver em fase com a tenso de entrada v
i
,
o que significa que o ganho (A
v
B) possui fase de 0
o
ou 360
o
, a realimenta-
o ser considerada positiva. Para este caso, em lugar do detector de erro
do amplificador malha fechada (Fig. 4.2), tem-se um ponto de soma, como
mostrado no esquema da Figura 4.5.










A
v

v
i

v


B
v
o

Fig. 4.5
V
f

+
+
Para este caso, tem-se o seguinte equacionamento:
4.3. Topologias Bsicas de Realimentao
Existem quatro maneiras bsicas de se implementar uma realimentao. A
tenso ou a corrente pode ser, total ou parcialmente, realimentada para a
entrada, em srie ou em paralelo. Portanto, as quatro possibilidades bsi-
cas de realimentao em amplificador so as seguintes:
Realimentao srie de tenso

) 13 . 4 (
1
) (
B A
A
v
v
v B A v A v v A v A v v v v
v
v
i
o
o v i v f i v v o f i

=
+ = + = = + =
c c
V
i
v

A
v
v
L
R
L

v
f
B
Fig. 4.6
Realimentao paralela de tenso
Realimentao srie de corrente

i
f
=Bv
L
B
i
s
A
transresist
v
L
R
L

Fig. 4.7
v
f
=Bi
L
B
V
i
v

A
transcondut
i
o
= i
L
R
L

Fig. 4.8
Realimentao paralela de corrente
Os circuitos com realimentao srie tendem a aumentar a resistncia de en
trada, enquanto que os circuitos com realimentao paralela tendem a diminu
Ir a resistncia de entrada. A realimentao de tenso tende a diminuir a re
sistncia de sada, enquanto que a realimentao de corrente tende a aumen
tar a impedncia de sada. Em geral, para a maioria dos amplificadores em
cascata, deseja-se impedncia de entrada mais alta e impedncia de sada
mais baixa. Isto pode ser obtido com a realimentao srie de tenso, que
estudada na sequncia.
i
f
=Bi
L
B
i
s
A
i
i
o
=i
L


R
L

Fig. 4.9
Anlise do amplificador com realimentao srie de tenso
O diagrama da Figura 4.10 representa, de uma forma geral, um amplificador
com realimentao srie de tenso.
R
s
i
i
R
o
i
o
=i
L

V
s
V
i
R
i
A
v
V
i
R
L
Vo
Estgio Amplificador
V
f
B
R
if
Circuito de realimentao R
of

Fig. 4.10
Para o estagio amplificador foi utilizado um modelo de amplificador, conforme
mostrado na Figura 4.10. A fonte de tenso V
s
, com resistncia R
s
, est
ligada em srie com a tenso de realimentao V
f
; e o circuito de realimenta-
o conectado em paralelo com a carga. Esta forma de conectar o circuito
de realimentao caracteriza a realimentao srie de tenso.

Aplicando a LTK malha de entrada do amplificador da Figura 4.10, tem-se:


onde a tenso de realimentao V
f
:


Por outro lado, a tenso de sada V
o
:



Onde A
v
representa o ganho de tenso V
o
/ V
i
para R
L
:



) 14 . 4 ( ) (
f i s i s
v R R i v + + =
) 15 . 4 (
o f
v B v =
) 16 . 4 (
i v
L o
L
o
v A
R R
R
v
+
=
=
=
L
R
i
o
v
v
v
A
Observe ainda que
Substituindo (4.17) em (4.16), segue que:





Substituindo (4.18) e (4.15) em (4.14) segue que:




ou, para R
i
>>R
s
e R
L
>> R
o
, da equao acima obtm-se:


) 17 . 4 (
i i i
i R v =

+
=
+
=
i
L o
v L i
i i v
L o
L
o
i
R R
A R R
i R A
R R
R
v
) 18 . 4 (
o
v L i
L o
i
v
A R R
R R
i
+
=
o
v L i
i s L o
o i s o
v L i
L o
s
v B
A R R
R R R R
v B R R v
A R R
R R
v
(

+
+ +
= + +
+
=
) )( (
) (
) 19 . 4 (
1
o
v
v
s
v
A
B A
v
+
=
Para R
L
>> R
o
a equao (4.18) pode ser aproximada para:
O ganho de tenso do amplificador com realimentao da Figura 4.10, repre-
sentado por A
vf
, pode ser obtido diretamente da equao (4.19), conforme
segue:



A impedncia de entrada do amplificador com realimentao R
if
:



Substituindo (4.19) e (4.20) e (4.22), aps breve simplificao, encontra-se:
) 20 . 4 (
1
o
v i
i
v
A R
i =
) 21 . 4 (
1 B A
A
v
v
A
v
v
s
o
vf
+
= =
) 22 . 4 (
i
s
if
i
v
R =
) 23 . 4 ( ) 1 ( B A R R
v i if
+ =
A impedncia de sada do amplificador com realimentao :
Da equao (4.23) conclui-se que a impedncia de entrada com realimenta
o maior do que a impedncia de entrada sem realimentao. Ao mes-
mo tempo conclui-se, da equao (4.24), que a impedncia de sada com
realimentao menor do que a impedncia de sada sem realimentao.

Em resumo, um circuito amplificador com realimentao srie de tenso
tem sua operao melhorada em relao ao seu estgio amplificador sem
realimentao porque:
1. O ganho de tenso estabilizado

2. Obtm-se uma impedncia de entrada mais alta

3. Obtm-se uma impedncia de sada mais baixa
) 24 . 4 (
1 B A
R
R
v
o
of
+
=
) 1 /( B A A A
v v vf
+ =
) 1 ( B A R R
v i if
+ =
) 1 ( / B A R R
v o of
+ =
Reduo da distoro de frequncia
Da anlise anterior sabe-se que, para um amplificador com realimentao
negativa, considerando A
v
B >>1, o ganho de tenso :



Portanto, se o circuito de realimentao for puramente resistivo, o ganho
com realimentao no depender da frequncia, apesar de o ganho do am
plificador bsico depender da frequncia. Na prtica, em um circuito com re
alimentao negativa de tenso, a distoro, devido ao ganho varivel do
Amplificador com a frequncia, consideravelmente menor.

Reduo do ruido da distoro no linear
A conexo do sinal de realimentao em oposio ao sinal de entrada, como
amplificador com realimentao negativa, tende a manter o sinal de rudo (o
rudo da fonte de energia por exemplo) e a distoro no linear pequenos. O
fator (1+A
v
B) reduz consideravelmente o rudo da entrada e
a distoro no linear resultante.
B
A
vf
1
~
Porm, deve-se lembrar que h uma reduo do ganho, que o preo pago
pela melhora de desempenho. Se forem usados estgios adicionais para
aumentar o ganho total, visando compensar a reduo de ganho imposto pe
la realimentao, o ruido pode aumentar de uma quantidade igual que foi
reduzida com a realimentao. Este problema pode ser de certa forma con
tornado reajustando-se o ganho do circuito amplificador realimentado.

4.4. Circuitos Amplificadores com Realimentao srie de tenso
Circuito amplificador a BJT com realimentao srie de tenso
A sada tomada do terminal de emissor.





V
CC

R
C

R
s

R
E
V
o

V
s

Fig. 4.11
O circuito equivalente ac est esquematizado na Figura 4.12:
Note que o sinal de realimentao est conectado em srie com a tenso de
entrada V
s
. Para a malha de entrada do circuito da Figura 4.12 tem-se:


R
s
B C
V
s

h
ie


h
fe
i
i

E
R
C

R
E

V
i

V
f

V
o

i
i

Fig. 4.12
f s i
v v v =
O ganho do amplificador sem realimentao :
A tenso de realimentao igual tenso de sada, o que implica B=1.
Utilizando a equao (4.21), obtm-se o ganho de tenso com realimentao
como mostrado a seguir:







Na sequncia determina-se a resistncia de entrada. Sem a realimentao, a
resistncia R
i
=h
ie
. Com a realimentao, e considerando R
i
>> R
s
, tem-se

) 25 . 4 (
ie s
E fe
v
h R
R h
A
+
=

+ +
+
=
+
=
) 1 )]( ( / [ 1
) ( /
1
ie s E fe
ie s E fe
v
v
vf
h R R h
h R R h
B A
A
A
) 26 . 4 (
E fe ie s
E fe
vf
R h h R
R h
A
+ +
=
) 27 . 4 ( ) 1 ( ) 1 (
E fe ie
ie
E fe
ie v i if
R h h
h
R h
h B A R R + = + = + =
Amplificador a FET com realimentao srie de tenso
Um circuito amplificador a FET, com realimentao srie de tenso, est
esquematizado na Figura 4.13.

Fig. 4.13
V
DD

R
D

C
D

R
1

V
i

V
s
-
R
2

R
o
V
o

V
f

+
-
+
-
+
Seja R
L
=R
D
//R
o
, o ganho do amplificador sem realimentao :


O sinal negativo que aparece em (4.28), antecedendo o produto g
m
R
L

significa
que o sinal de tenso V
o
est defasado em 180
o
relativamente ao sinal V
i
.

Portanto, a tenso de realimentao V
f
tambm est defasada de 180
o
em
relao tenso V
i
, como ilustrado no circuito. Consequentemente, V
i
a
diferena entre V
s
e V
f
:

De acordo com o circuito, a tenso V
f
, em termos de R
1
e R
2
:


Portanto, o circuito de realimentao fornece um fator de realimentao, que
de acordo com (4.29), dado por:


) 29 . 4 (
2 1
2
o f
v
R R
R
v
+
=
) 30 . 4 (
2 1
2
R R
R
v
v
B
o
f
+
= =
) 28 . 4 (
L m
i
o
v
R g
v
v
A = =
f s i
v v v =
Assim, o ganho de tenso do amplificador com realimentao da Fig. 4.13, :
Para A
v
B >> 1, a expresso acima pode ser aproximada para:



Exemplo 4.1 Calcule o ganho sem e com realimentao para o amplificador
A FET da Figura 4.13, dados: R
1
=80 k, R
2
=20 k, R
o
=10 k, R
D
=10k,
g
m
=4000 S.
Soluo



O ganho do estgio amplificador :

)] ( / [ 1 1
2 1 2
R R R R g
R g
B A
A
A
L m
L m
v
v
vf
+ +

=
+
=
2
2 1
1
R
R R
B
A
vf
+
= ~
O
O O
O O
k
k k
k k
R R
R R
R
D o
D o
L
5
10 10
) 10 )( 10 (
=
+
=
+
=
20 ) 10 5 ( ) 10 4000 (
3 6
= = =

O S R g A
L m v
O fator de ganho de realimentao
O ganho total do amplificador com realimentao :


Amplificador com Realimentao srie de corrente
Outra tcnica de realimentao possvel consiste na tomada de uma amostra
da corrente de sada atravs de um circuito de realimentao, cuja tenso de
sada (proporcional sua corrente de entrada) reaplicada entrada do circui
to global, em srie com esta.
Um estgio amplificador a BJT est esquematizado na Figura 4.14. Como o re
sistor R
E
no curto-circuitado por um capacitor, o circuito possui efetivamente
uma realimentao srie de corrente.
2 , 0
20 80
20
2 1
2
=
+
=
+
=
O O
O
k k
k
R R
R
B
4
5
20
) 2 , 0 )( 20 ( 1
20
1
= =
+
=
+
=
B A
A
A
v
v
vf
A corrente atravs do resistor R
E
produz uma tenso de realimentao que
se ope ao sinal aplicado pela fonte, de forma que a tenso de sada redu-
zida.
Sem realimentao
Considere o amplificador bsico sem realimentao mas levando em conta
a influncia do circuito de realimentao B.
R
B

R
C

C
i

V
CC

V
i

V
s

V
f

V
o

R
E

Fig. 4.14
I
o

O circuito equivalente ac est esquematizado na Fig. 4.15

Uma vez que, sem realimentao, V
i
= V
s
, o ganho de transcondutncia :





Para o circuito de realimentao segue que:



i
b
i
o

V
s
R
B
h
ie
h
fe
i
b
R
C

Fig. 4.15
R
E

) 31 . 4 (
ie
fe
b ie
b fe
s
o
i
o
h
h
i h
i h
v
i
v
i
A =

= = =
) 32 . 4 (
E
o
E o
o
f
R
i
R i
i
v
B =

= =
A impedncia de entrada :
A impedncia de sada :


Com realimentao
O ganho de transcondutncia :






A impedncia de entrada :



) 33 . 4 ( ) ( //
E fe E e fe B i
R h R r h R R ~ + =
) 34 . 4 (
C o
R R =

+
=
+
= =
E ie fe
ie fe
s
o
f
R h h
h h
AB
A
v
i
A
) / ( 1
/
1
) 35 . 4 (
E fe ie
fe
f
R h h
h
A
+
=
) 36 . 4 ( ) 1 ( ) 1 (
E fe ie
ie
E fe
ie i if
R h h
h
R h
h B A R R + = + ~ + =
A impedncia de sada :
O ganho de tenso com realimentao :




Exemplo 4.2 Calcule o ganho de tenso do circuito da Figura 4.14 para os
dados fornecidos a seguir: V
s
=10 mV rms, C
i
=0,5 F, R
B
=470 ,
R
C
=2,2k,
R
E
=510 , h
fe
=120, h
ie
=900.
Soluo
Sem realimentao,




) 37 . 4 ( 1 ) 1 (
|
|
.
|

\
|
+ = + =
ie
E fe
C o of
h
R h
R B A R R
) 38 . 4 (
E fe ie
C fe
C f C
s
o
s
o C
s
o
vf
R h h
R h
R A R
v
i
v
i R
v
v
A
+
~ =
|
|
.
|

\
|
= = =
085 , 0
) 510 900 (
120
=
+
=
+
= =
O
E ie
fe
i
o
R h
h
v
i
A
O bloco de realimentao tem
O fator (1+AB) ento:


O ganho de transcondutncia com realimentao :



O ganho de tenso com realimentao :



Sem realimentao (R
E
=0), o ganho de tenso :

510 = = =
E
o
f
R
i
v
B
35 , 44 ) 510 )( 085 , 0 ( 1 1 = + = + AB
3
10 92 , 1
35 , 44
085 , 0
1

=

=
+
= =
AB
A
v
i
A
s
o
f
2 , 4 ) 10 2 , 2 ( ) 10 92 , 1 (
3 3
= = = =

C f
s
o
vf
R A
v
v
A
3 , 293
5 , 7
10 2 , 2
3
=

= =
e
C
v
r
R
A
Amplificador com Realimentao negativa paralela de tenso
Um exemplo de amplificador com realimentao paralela de tenso est es-
quematizado na Figura 4.16 .












Uma parcela da tenso de sada (que tem polaridade oposta tenso de en
trada) conectada base do transistor, atravs do resistor de realimentao
R
f
. Essa realimentao estabiliza o ganho total do amplificador, ao mesmo
R
s

V
s

+V
CC

R
C

R
f
C
o

V
o

R
E
C
E

Fig. 4.16
v
f

-
+
+
-
-
+
tempo que diminui as resistncias de entrada e sada.














5. AMPLIFICADORES DE POTNCIA
5.1. Consideraes Gerais
Um amplificador recebe um sinal de algum transdutor ou de outra fonte
de sinal de entrada e fornece uma verso ampliada desse sinal para um
dispositivo de sada ou para outro estgio amplificador.
O sinal recebido do transdutor em geral pequeno. Por exemplo: i) para
um cassete ou CD o sinal de alguns milivolts, ii) para uma antena o sinal
de alguns microvolts. Para acionar um dispositivo de sada (auto-falante
ou qualquer outro dispositivo de potncia), o sinal precisa ser
suficientemente amplificado.
Em amplificadores de pequenos sinais, as caractersticas principais so
geralmente a linearidade na amplificao e a amplitude do ganho.
Em um amplificador de pequenos sinais, os sinais de tenso e corrente
so pequenos. Por isto, a capacidade de fornecimento de potncia e a e-
ficincia tm pouca importncia para esta classe de amplificadores.
Os amplificadores de potncia (tambm chamados amplificadores de gran
des sinais) fornecem principalmente potncia suficiente para uma carga
de sada acionar um auto-falante ou outro dispositivo de potncia, normal
mente na faixa entre alguns watts at dezenas de watts.
Um amplificador de potncia normalmente o ltimo estgio de um siste-
ma amplificador.


Para fornecer uma quantidade maior de potncia a uma carga, um
amplificador de potncia deve ser capaz de dissipar uma grande
quantidade de potncia.
Algumas classes de aplicaes dos amplificadores de potncia so:
1. Sistemas de udio
a) componentes de udio-receptores de rdio e televiso,
b) fongrafos e toca-fitas,
c)sistemas estreo e de alta fidelidade,
d) equipamentos de estdios de gravao, etc.
Nessas aplicaes, a carga geralmente um auto-falante, que requer uma
potncia considervel para converter os sinais eltricos em ondas sonoras.
2. Acionamento de motores eltricos em Sistemas de Controle
eletromecnicos
a) acionadores de drivers (de discos ou de fitas)
b) braos de robot
c) pilotos automticos
d) antenas giratrias
e) bombas e vlvulas eltricas para todos os tipos de controle de
de processo.
As principais caractersticas de um amplificador de grandes sinais so:

a) a eficincia de potncia do circuito
b) a mxima quantidade de potncia que o circuito capaz de fornecer
c) casamento de impedncia com o dispositivo de sada
Depois de vrios estgios de ganho de tenso, a oscilao do sinal utiliza
toda a reta de carga. Qualquer ganho posterior tem que ser ganho de cor-
rente. Ou seja, nos ltimos estgios de amplificao, a nfase muda de ga-
nho de tenso para ganho de potncia.

5.2. Classes de Operao
As classes de operao indicam basicamente quanto, de um ciclo comple-
to, o sinal de corrente de sada excursiona, para um ciclo completo do
sinal de entrada. Um estudo resumido das classes de amplificadores apre-
sentado na sequncia.
5.2.1. Operao Classe A
A operao classe A aquela na qual o sinal de corrente de sada excursiona
por um ciclo completo de 360
o
. Isto significa que os dispositivos eletrnicos
utilizados so levados a operar em sua regio ativa ou linear.
Na Figura 5.1 mostra-se a forma de onda da corrente de sada para um
amplificador Classe A.
A corrente I
Q
a corrente quiescente ou de polarizao DC.

Circuito Amplificador Classe A com BJT a EC
Na Figura 5.2 mostra-se um circuito a BJT na configurao Emissor
comum para ilustrar a operao em classe A.

i
o

t
I
Q

Fig. 5.1
2 3 4
Um sinal de tenso AC aciona a base, produzindo uma tenso AC de sada














O ganho de tenso do amplificador, sem considerar sua carga, nem R
S
:


e
C
v
r
R
A =
+V
CC

R
1

R
C

R
S
C
i

C
o

V
S

R
2

R
E
C
E

R
L

V
i

Fig. 5.2
A resistncia AC que o coletor v :
O ganho de tenso do amplificador, considerando sua carga:



O ganho de corrente do transistor
Este ganho a razo entre a corrente AC do coletor e a corrente AC da base.
Em notao matemtica, isto corresponde a:



O ganho A
i
depende da impedncia de sada da fonte de corrente do coletor e
da resistncia de carga. Entretanto, na maioria dos circuitos, pode-se usar a
seguinte aproximao com erro desprezvel:


L C C
R R r // =
e
L c
e
C
v
r
R R
r
r
A
//
= =
b
c
i
i
i
A =
| ~
i
A
A potncia AC de entrada da base:
A potncia AC na sada do coletor :


O sinal negativo devido inverso de fase.
O ganho de potncia:



Sendo e ento


A potncia AC fornecida resistncia de carga:

b i i
i v p =
c o o
i v p =
b i
c o
i
o
p
i v
i v
p
p
A = =
( )
i o v
v v A / =
( )
b c i
i i A / =
i v p
A A A =
) 1 . 5 (
2
L
L
L
R
V
p =
onde:
p
L
: a potncia AC de carga
V
L
: a tenso rms de carga
R
L
: a resistncia de carga

conveniente ter uma expresso em termos da tenso pico a pico em vez da
tenso rms.

Uma vez que V
L
= 0,707 V
P
e V
P
= V
PP
/2 , ento temos:



Substituindo esta expresso na expresso (5.1), temos:




2
707 , 0
707 , 0
PP
P L
V
V V = =
) 2 . 5 (
8
2
L
PP
L
R
V
p =
Potncia AC mxima de carga
A compliance AC de sada, designada por PP, a mxima tenso de sada
sem ceifamento. A expresso da mxima potncia de carga um caso par-
ticular da expresso (5.2), caracterizado por V
PP
=PP. Portanto, a referida
expresso :


Esta a potncia AC mxima de carga que um amplificador classe A pode
produzir sem ceifamento.

A variao da potncia AC de carga em funo da tenso pico a pico da car-
ga est ilustrada graficamente atravs da Figura 5.3




) 3 . 5 (
8
2
(max)
L
L
R
PP
P =
P
L

PP V
PP

L
L
R
PP
P
8
2
(max)
=
Fig. 5.3
Observe que a potncia mxima de carga ocorre quando a tenso de carga
pico a pico igual compliance AC de sada.

Dissipao de potncia do transistor
Quando no h sinal aplicado ao amplificador, a potncia dissipada pelo
transistor dada por:


onde:
P
DQ
: a potncia dissipada, quiescente
V
CEQ
: tenso coletor-emissor quiescente
I
CQ
: a corrente de coletor quiescente

Esta dissipao de potncia no deve exceder a especificao de potncia
do transistor pois do contrrio o transistor corre o risco de se danificar.
Por exemplo, para V
CEQ
=10 V e I
CQ
=5mA, a potncia dissipada :

) 4 . 5 (
CQ CEQ DQ
I V P =
mW P mA V P
DQ DQ
50 ) 5 )( 10 ( = =
O transistor 2N 3904 tem uma especificao de potncia de 310 mW para
uma temperatura de 25
o
C
A variao da potncia dissipada no transistor em funo da tenso pico a
pico na carga est ilustrada graficamente na Figura 5.4.








Observe que a potncia dissipada no transistor, P
D
, mxima quando no
h sinal aplicado entrada; e diminui quando a tenso pico a pico na carga
aumenta. Portanto, o transistor deve ter uma especificao de potncia
maior do que a potncia de dissipao quiescente, P
DQ
. Isto corresponde
a uma escolha de transistor tal que

P
D

V
CEQ
I
CQ

PP V
PP

Fig. 5.4
) 5 . 5 (
(max) CQ CEQ DQ D
I V P P = >
Portanto o projetista deve ter certeza de que P
DQ
menor que a especifica-
o de potncia do transistor a ser usado.
A desigualdade (5.5) verdadeira somente para o caso de operao clas-
se A pois somente nela que o transistor fica submetido mxima dissipa-
o de potncia quando no h sinal aplicado. Para as outras classes de
operao, a mxima dissipao de potncia no transistor ocorre na
presena de sinal.

Demanda do estgio
A fonte de alimentao deve suportar a corrente exigida pelos diferentes ra-
mos. Para um amplificador como o que est esquematizado na Figura 5.2
A fonte de tenso V
CC
deve fornecer uma corrente contnua ao divisor resis-
tivo da base e ao circuito do coletor. Supondo que o divisor resistivo esteja
estabilizado, de modo que a corrente de base possa ser desprezada, ento
a corrente exigida por esse divisor dada por:

) 6 . 5 (
2 1
1
R R
V
I
CC
+
=
No ramo do coletor, a corrente DC exigida
Para um amplificador classe A, as variaes senoidais na corrente de coletor
tm um valor mdio nulo. Portanto, independentemente da presena do sinal
AC, a fonte DC deve fornecer uma corrente mdia de:


Esta a corrente DC total exigida da fonte de tenso. Portanto, a potncia DC
total fornecida ao amplificador :


Eficincia do amplificador
s vezes compara-se a eficincia de um projeto com a de outro projeto. A efi-
cincia ou rendimento do amplificador em estudo dada por:



) 7 . 5 (
2 CQ
I I =
) 8 . 5 (
2 1
I I I
F
+ =
) 9 . 5 (
F CC F
I V P =
) 11 . 5 ( % 100
(max)
=
F
L
P
P
q
onde:
a eficincia ou rendimento do estgio
a potncia mxima de carga AC
a potncia DC de entrada

Como exemplo, dados P
L
=50 mW e P
F
=400 mW, a eficincia de estgio :



Isto significa que 12,5% da potncia DC de entrada alcana a sada na
forma de potncia AC de carga.

Na sequncia mostram-se as expresses relativas aos amplificadores em
operao classe A.



: q
:
(max) L
P
:
F
P
% 5 , 12 % 100
400
50
= = q q
mW
mW
Equaes dos amplificadores Classe A















Grandeza Eltrica
Equao Comentrios
I
C(sat)
I
CQ
+V
CEQ
/(r
C
+r
E
) Aplica-se a todas as
configuraes
V
CE(corte)
V
CE
+I
CQ
(r
C
+r
E
) Aplica-se a todas as
configuraes
PP 2I
CQ
r
C
ou 2V
CEQ
2I
CQ
r
E
ou 2V
CEQ

Use a menor. Para EC e BC
Use a menor. Para config. CC
P
L

V
L
2
/R
L

V
PP
2
/ 8 R
L

Tenso rms, em volts
Tenso pico a pico, em volts
P
L(max)

PP
2
/ 8 R
L
Potncia mxima de sada sem
distoro
P
DQ

V
CEQ
I
CQ

Potncia mxima dissipada
pelo transistor
P
F
V
CC
I
F

Potncia exigida da fonte
(P
L(max)
/ P
F
)x100% Eficincia ou rendimento
Essas expresses so importantes para verificao de defeitos ou para o
projeto de amplificadores classe A.
A primeira equao da tabela relativa corrente de saturao do
coletor. Observe que ela pode ser aplicada a qualquer configurao: EC,
CC, BC. Para a configurao EC por exemplo, r
E
=0 e a expresso reduz-
se a


Para a configurao CC, tem-se que r
C
=0. Consequentemente, a expresso
da corrente de saturao do coletor reduz-se a



Exemplo 5.1 O circuito esquematizado na Figura 5.5 de um amplificador
Classe A analisado anteriormente. Dado =150, resolva as seguintes
questes:
a) trace as retas de carga DC e AC
b) calcule A
V
, A
i
, A
P
, P
L(max)
, I
F
, P
F


C
CEQ CQ
sat C
r
V I
I
+
=
) (
E
CEQ CQ
sat C
r
V I
I
+
=
) (
Soluo














a) O circuito equivalente DC est esquematizado na Figura 5.6
+10V
10k
3,6k
1k


V
S

2,2k
1k


1,5k
V
i

Fig. 5.5
Aplicando a LTK malha de sada do circuito da Figura 5.6, obtm-se:
Considerando I
E
=I
C
, a equao (5.12) torna-se













) 12 . 5 (
E E CE C C CC
I R V I R V + + =
) 13 . 5 ( ) (
CE C E C CC
V I R R V + + =
+10V
R
1
=10k
R
C
=3,6k
R
2
=2,2k
R
E
=1k


Fig. 5.6
I
C

I
E

Substituindo os valores das resistncias R
C
, R
E
e da tenso V
CC
na
Equao (5.13), obtm-se

Os pontos extremos da reta de carga so determinados na sequncia.
Para V
CE
=0, de (5.14), tem-se:



Para I
C
=0, de (5.14) segue que V
CE
=10V.
Portanto, os pontos extremos da reta de carga DC so:
(V
CE
,I
C
)=(0;2,17mA) e (V
CE
,I
C
)=(10V, 0)

Para traar a reta de carga AC, note inicialmente que para o sinal AC, os capa
citores e a fonte de tenso V
CC
so considerados curto-circuitos. A resistncia
de thevenin AC vista pela base calculada, curto-circuitando-se V
S
, tal que:



) 14 . 5 ( 10 6 , 4 10
3
CE C
V I + =
mA I
V
I
C C
17 , 2
10 6 , 4
10
3
=

=
O
O O O O 407 2 , 2 // 10 // 1 // //
2 1
= = = k k k R R R r
S B
A resistncia de carga AC vista pelo coletor :
O circuito equivalente AC est esquematizado na Figura 5.7








Aplicando a LTK ao circuito equivalente AC da Figura 5.7, encontra-se


que equivalente a:


O O O k k k R R r
L C C
06 , 1 5 , 1 // 6 , 3 // = = =
V
th

r
B

r
C

Fig. 5.7
i
c

V
ce

0 = +
c C ce
i r v
) 15 . 5 (
C
ce
c
r
v
i =
Por outro lado, a corrente AC do coletor corresponde a
E a tenso AC entre coletor e emissor :


Substituindo as Equaes (5.16) e (5.17) em (5.15), aps simples ordenamen
to, obtm-se:


Esta a equao da reta de carga AC.

Clculo do ponto quiescente (V
CEQ
,I
CQ
), com base no circuito da Figura 5.6:





) 16 . 5 (
CQ C C c
I I I i = = A
) 17 . 5 (
CEQ CE CE ce
V V V v = = A
) 18 . 5 (
C
CE
C
CEQ
CQ C
r
V
r
V
I I + =
V V V
k k
k
V
R R
R
V
BQ CC BQ
8 , 1 10
2 , 2 10
2 , 2
2 1
2
= |
.
|

\
|
+
=
+
=
O O
O
V V V V V V V
EQ BEQ BQ EQ
1 , 1 7 , 0 8 , 1 = = =
A corrente quiescente do emissor :
Considerando que a corrente de coletor aproximadamente igual corrente
de emissor, ento


Particularmente para V
CE
=V
CEQ
e I
C
=I
CQ
, a Equao 5.13 assume a seguinte
forma particular:


Com a substituio dos valores conhecidos, calcula-se V
CEQ
, conforme segue:


Clculo dos pontos extremos da reta de carga AC:
Extremo superior. Para V
CE
=0 (saturao), de (5.18), tem-se

mA I
V
R
V
I
EQ
E
EQ
EQ
1 , 1
10 1
1 , 1
3
=

= =
O
mA I
CQ
1 , 1 =
CEQ CQ E C CC
V I R R V + + = ) (
V V V V
CEQ CEQ
94 , 4 10 1 , 1 10 6 , 4 10
3 3
= + =

mA I V mA r V I I
C C CEQ CQ C
76 , 5 ) 10 06 , 1 / 94 , 4 ( 1 , 1 /
3
= + = + = O
Extremo inferior. Para I
C
=0 (corte), de (5.18), tem-se:
Portanto os dois pontos extremos da reta de carga AC so:
(V
CE
, I
C
)=(0;5,76mA) e (V
CE
, I
C
)=(6,11V;0)
Lembrar que os pontos extremos da reta de carga DC, so
(V
CE
,I
C
)=(0;2,17mA) e (V
CE
,I
C
)=(10V, 0)

Os pontos extremos das retas de carga AC e DC so suficientes para traar
essas retas, as quais esto mostradas na Figura 5.8.






V V V I r V
CE CEQ CQ C CE
11 , 6 94 , 4 10 1 , 1 10 06 , 1
3 3
= + = + =

Q
I
C

Reta de carga AC
Reta de carga DC
4,94 V 6,11V 10V
V
CE

5,76mA
2,17mA
1,1mA
Fig. 5.8
b) O ganho de tenso, considerando a carga, :
O ganho de corrente

O ganho de potncia


De acordo com a Figura 5.8, a compliance :


A mxima potncia de carga :





7 , 46
7 , 22
1060
= = =
v
e
C
v
A
r
r
A
O
O
150 =
i
A
7005 ) 150 )( 7 , 46 ( = =
p p
A A
V PP V V PP 34 , 2 ) 94 , 4 11 , 6 ( 2 = =
( )
( )
W P
R
PP
P
L
L
L
456
150 8
34 , 2
8
) (
(max)
2
2
(max)
= = =
O
A potncia de dissipao mxima :
A corrente DC exigida pelos resistores de polarizao :




A corrente DC exigida pelo coletor :


Portanto, a corrente DC total fornecida pela fonte :


A potncia DC de entrada :


mW P V I V P
D CQ CEQ D
43 , 5 ) 10 1 , 1 )( 94 , 4 (
(max)
3
(max)
= = =

mA I
k k
V
I 82 , 0
2 , 2 10
10
1 1
=
+
=
O O
mA I 1 , 1
2
=
mA I mA mA I I I
F F
92 , 1 1 , 1 82 , 0
2 1
= + = + =
mW P mA V I V P
F F CC F
2 , 19 ) 92 , 1 )( 10 ( = = =
5.2.2. Operao Classe B
Os amplificadores classe A possuem circuitos de polarizao mais simples
e mais estveis, porm no possuem a melhor eficincia. Em algumas
aplicaes, como nos sistemas alimentados bateria por exemplo, a
corrente solicitada e a eficincia de estgio tornam-se pontos importantes a
serem considerados no projeto. Por esta razo, foram desenvolvidas
outras classes de operao.
A operao classe B de um amplificador a transistor corresponde quela
em que a corrente do coletor flui durante apenas 180
o
do ciclo AC. Isto im-
plica que o ponto Q se situa aproximadamente no corte para as retas de
carga AC e DC. A vantagem da operao Classe B uma menor dissipa-
o de potncia no transistor e reduo da corrente solicitada fonte.

Circuito Push-Pull
Quando um transistor opera em classe B, ele corta um semiciclo. Visando e-
vitar a distoro resultante, utilizam-se dois transistores num arranjo denomi
nado push-pull. Isto significa dizer que um transistor conduz durante um se-
miciclo e o outro transistor conduz durante o outro semiciclo. Com os circui-
tos push-pull possvel montar amplificadores classe B que apresentem
baixa distoro, alta potncia de carga e alta eficincia.
O diagrama esquemtico de um seguidor de emissor push-pull classe B est
mostrado na Figura 5.9(a)














V
s

Fig. 5.9
R
1

+V
CC

R
2

R
2

R
1

R
1

+V
CC

R
2

R
2

R
1

R
L

(a)
(b)
Observe que o circuito amplificador da Figura 5.9(a) uma combinao de
um seguidor de emissor npn com um seguidor de emissor pnp, num arranjo
complementar ou push-pull.
O circuito equivalente DC est esquematizado na Figura 5.9(b). Os resisto
res de polarizao devem ser escolhidos de tal modo a posicionar o ponto
Q no corte. Isto polariza o diodo emissor de cada transistor entre 0,6 V e
0,7V, qualquer que seja a tenso necessria para to somente desligar o
diodo emissor. Idealmente

Observe a simetria do circuito. Pelo fato de os resistores de polarizao se
rem iguais, cada diodo emissor polarizado com a mesma tenso. Por isto
a tenso coletor-emissor de cada transistor metade da tenso de alimen-
tao, ou seja:

Reta de carga DC
Como no h resistncia DC nos terminais do coletor ou do emissor do
circuito da Figura 5.9(b), a corrente DC de saturao infinita. Isto implica
que a reta de carga DC vertical, como mostrado na Figura 5.10.
0 =
CQ
I
2
CC
CEQ
V
V =
Esta uma situao perigosa. Ao se projetar um amplificador classe B
a tarefa mais difcil posicionar o ponto Q na regio de corte, de forma est-
vel. Qualquer diminuio significativa em V
BE
em funo da temperatura pode
deslocar o ponto Q para a parte de cima da reta de carga em direo a corren
tes perigosamente altas.










Mas por enquanto vamos admitir que o ponto Q mantenha-se firme no corte,
que corresponde posio indicada no grfico da Figura 5.10.

I
C

(V
CC
/ 2) V
CE

(V
CC
/ 2R
L
)
Q
Reta de carga DC
Reta de carga AC
Fig. 5.10
Reta de carga AC
O circuito equivalente AC ao circuito da Figura 5.9(a) est esquematizado na
Figura 5.11.










A equao da reta de carga AC deduzida anteriormente, (5.18), pode ser
aplicada ao presente caso, com um pequeno ajuste, que substituir r
C
por r
E
:

onde r
E
=R
L

R
i

r
e

R
L

V
S

i
c

V
o

Fig. 5.11
E
CE
E
CEQ
CQ C
r
V
r
V
I I + =
da qual foi deduzida que a corrente de saturao AC :
e a tenso AC de corte :


Para o seguidor de emissor em estudo, I
CQ
=0, V
CEQ
= V
CC
/ 2 e r
E
=R
L
.
Portanto a corrente AC de saturao e a tenso de corte reduzem-se para:




A reta de carga AC est esboada na Figura 5.10. Quando qualquer um dos
transistores estiver conduzindo, o ponto de operao desse transistor oscila
para cima ao longo da reta de carga; enquanto isso, o ponto de operao do
outro transistor permanece no corte.

E
CEQ
CQ sat C
r
V
I I + =
) (
E CQ CEQ corte CE
r I V V + =
) (
) 19 . 5 (
2 2
) ( ) (
CC
corte CE
L
CC
sat C
V
V e
R
V
I = =
A excurso da tenso do transistor que est conduzindo pode seguir todo
o caminho desde o corte saturao. No semiciclo seguinte, o outro transis-
tor faz a mesma coisa. Devido a esta forma de operar, a compliance AC de
sada de um amplificador push-pull classe B maior do que a do classe A.
A compliance do amplificador classe B :


De acordo com a Figura 5.11, o equivalente AC do transistor que est condu-
zindo praticamente idntico ao seguidor de emissor classe A. O ganho de
tenso com carga dado por:



O ganho de corrente A
i
ainda aproximadamente igual a , e o ganho de po-
tncia


Funcionamento global do circuito push-pull da Figura 5.9
Para o semiciclo positivo da tenso de entrada, o transistor de cima conduz
) 20 . 5 (
CC
V PP ~
) 21 . 5 (
e L
L
v
r R
R
A
+
=
) 22 . 5 (
i v p
A A A =
enquanto o transistor de baixo opera no corte. O transistor de cima funciona
como um seguidor de emissor comum, de modo que a tenso de sada
aproximadamente igual tenso de entrada. A impedncia de sada muito
baixa por causa do seguidor de emissor.

Para a metade negativa do ciclo da tenso de entrada, o transistor de ci-
ma opera no corte, enquanto o transistor de baixo conduz. O transistor de
baixo se comporta como um seguidor de emissor comum, de modo que
mais uma vez, a tenso de carga aproximadamente igual tenso de
entrada.
Em resumo, o transistor de cima manipula com o semiciclo positivo da ten
so de entrada e o transistor de baixo manipula com o semiciclo negativo.
Durante cada semiciclo, a fonte v uma alta impedncia de entrada olhan-
para cada base, enquanto a carga v uma baixa impedncia de sada.

Distoro de cruzamento
Na Figura 5.12 mostra-se o circuito equivalente AC de um seguidor de emis-
sor push-pull classe B. Suponha que nenhuma polarizao seja aplicada aos
diodos emissores. Ento, a tenso AC que chega tem que aumentar at cer-
ca de 0,7V para vencer a barreira de potencial. Enquanto o sinal de tenso de
entrada menor do que 0,7V, no h fluxo de corrente pelo transistor T
1
. De
maneira anloga, no outro semiciclo no h fluxo de corrente por T
2
at que
a tenso AC seja mais negativa do que -0,7V.















Fig. 5.12
R
L

T
1

T
2

0,7V
Atravs da Figura 5.12 nota-se que o sinal de tenso que aparece na sada
distorcido devido ao ceifamento entre os semiciclos ( do instante em
que um transistor corta o sinal e o instante em que o outro se liga). A este ti-
po de distoro dar-se o nome de distoro de cruzamento (ou distoro por
crossover).

Para eliminar a distoro de cruzamento, aplica-se uma pequena
polarizao direta para cada diodo emissor. Isto significa posicionar o pon-
to Q acima do corte, como mostrado na Figura 5.13
I
C

V
CE

I
C(sat)

I
CQ

V
CEQ

Fig. 5.13
Ponto Q
Fazendo-se I
CQ
de 1 a 5% de I
C(sat) ,
suficiente para eliminar a distoro
de
cruzamento.

Falando estritamente, temos a operao classe AB. Isto significa que a
corrente do coletor flui em cada transistor durante mais de 180% e menos
de 360%. Como o funcionamento est mais para classe B do que para
classe A, esta forma de operao mais conhecida como classe B.

Distoro No linear
Um amplificador classe A de grande sinal alonga uma metade do ciclo e
comprime a outra. Uma soluo para isto a linearizao do emissor, que
permite reduzir a distoro no-linear a nveis aceitveis. O seguidor de
emissor push-pull classe B reduz a distoro ainda mais porque os dois
semiciclos tm a mesma forma. Embora alguma distoro no linear ainda
permanea, ela muito menor do que com classe A.
A razo da distoro mais baixa que todos os harmnicos pares cance-
lam-se. Os harmnicos so mltiplos da freqncia de entrada. Por exem-
plo, para f
i
=1kHz, o segundo harmnico ser de 2kHz, o terceiro harmnico
ser de 3kHz, e assim por diante. Um amplificador classe A de grande sinal
produz todos os harmnicos: f
i
, 2f
i
, 3f
i
, 4f
i
, 5f
i
, e assim por diante.
Um amplificador classe B push-pull produz somente os harmnicos
mpares: f
i
, 3f
i
, 5f
i
, etc. Por isto, a distoro menor com amplificadores
push-pull classe B.

5.2.3. Potncia no amplificador classe B
A potncia de carga, a potncia dissipada no transistor, a corrente drenada
e a eficincia de um estgio seguidor de emissor push-pull classe B so muito
diferentes daquelas do amplificador classe A. Para trabalhar com amplificado-
res classe B importante conhecer as expresses de potncia apresentadas
na seqncia.

Potncia de carga
A potncia AC na carga de um amplificador push-pull classe B dada por



) 23 . 5 (
8
2
L
pp
L
R
V
p =
onde:
p
L
: a potncia AC na carga
V
PP
: a tenso pico a pico na carga
R
L
: a resistncia da carga
Na prtica, a tenso pico a pico da carga pode ser medida por meio de um os-
ciloscpio.

Atravs da Figura 5.14 mostra-se a reta de carga AC ideal e as formas de on-
da obtidas em um dos transistores de um seguidor de emissor push-pull clas-
se B. O outro transistor produz o outro semiciclo (em pontilhado).




I
C

L
CEQ
sat C
R
V
I =
) (
V
CEQ

V
CE

Fig. 5.14
A mxima tenso pico a pico na carga PP, ento, da Expresso (5.23),
deduz-se que a potncia mxima na carga dada por:



Potncia dissipada no transistor
Idealmente, a dissipao de potncia do transistor zero quando no h
sinal de entrada. Na realidade h uma pequena dissipao de potncia em
cada transistor em razo da pequena polarizao direta necessria para
evitar a distoro de cruzamento.
Quando um sinal aplicado entrada, a potncia dissipada no transistor
torna-se significativa e seu valor depende de quanto a reta de carga AC
usada. No pior caso, a dissipao atinge um mximo quando usada 63%
da reta de carga AC.
Pode-se demonstrar que a mxima potncia dissipada pelo transistor :


) 24 . 5 (
8
2
(max)
L
L
R
PP
P =
) 25 . 5 (
40
2
(max)
L
D
R
PP
P =
Como o pior caso de dissipao de potncia (PP)
2
/ 40 R
L
, ento cada
transistor no amplificador classe B precisa ter uma especificao maior que
(PP)
2
/ 40 R
L
.
Corrente drenada pelo estgio
A corrente DC de alimentao solicitada pelo estgio amplificador push-pull
Classe B :
onde:
I
1
: a corrente DC atravs dos resistores de polarizao
I
2
: a corrente DC atravs do coletor do transistor superior

Quando no h sinal de entrada, I
2
= I
CQ
e a corrente drenada pequena.
Porm, quando h sinal de entrada, a corrente drenada aumenta porque
a corrente do coletor do transistor superior torna-se grande.
Se for usada toda reta de carga AC, o transistor superior ter uma corren
te senoidal de meia onda atravs dele com um valor de pico dado por:


) 26 . 5 (
2 1
I I I
F
+ =
) 27 . 5 (
) (
L
CEQ
sat C
R
V
I =
O valor mdio ou DC de um sinal de meia onda :
ou


Esta expresso permite calcular a corrente de alimentao mxima do coletor.
A potncia DC fornecida ao circuito :

Isto se aplica a qualquer amplificador push-pull classe B com uma nica fonte
de alimentao V
CC
. Na ausncia de sinal, a potncia DC pequena porque
a corrente drenada mnima. Mas quando um sinal utiliza toda a reta de car-
ga AC, a potncia DC fornecida ao estgio atinge um mximo.

Eficincia do estgio
A eficincia do estgio :


) ( 2
318 , 0
sat C
I I =
) 28 . 5 ( 318 , 0
2
L
CEQ
R
V
I =
) 29 . 5 (
F CC F
I V P =
) 30 . 5 ( % 100
(max)
=
F
L
P
P
q
Um amplificador push-pull classe B tem uma eficincia de estgio mais alta
do que um amplificador classe A. Pode-se demonstrar que um estgio push-
pull classe B tem uma eficincia mxima de 78,5%. Como mencionado anteri-
ormente, um amplificador classe A tem um eficincia baixa, tipicamente muito
menor que 25% (valor mximo terico).

Exemplo 5.2 Um seguidor de emissor push-pull classe B tem uma tenso de
alimentao de 30 V. Calcule a potncia mxima numa carga de 100.

Soluo
A execuo mxima da tenso durante cada semiciclo metade da tenso de
alimentao, que 15V. Portanto, a tenso pico a pico mxima, sem que haja
ceifamento :

A mxima potncia na carga :



V V PP 30 ) 15 ( 2 = =
W
V
P
L
13 , 1
) 100 ( 8
) 30 (
2
(max)
= =
O
Exemplo 5.3 Se a corrente atravs dos resistores de polarizao 1mA,
qual a eficincia do seguidor push-pull do exemplo anterior ?

Soluo
A corrente mxima drenada pelo coletor :



A corrente total drenada pelo estgio :


A potncia DC mxima fornecida ao estgio :


Portanto, a eficincia do estgio :


mA I
V
R
V
I
L
CEQ
7 , 47
100
15
318 , 0 318 , 0
2 2
= = =
O
mA I mA mA I I I
F F
7 , 48 7 , 47 1
2 1
= + = + =
W P mA V I V P
F F CC F
46 , 1 ) 7 , 48 )( 30 ( = = =
% 4 , 77 % 100
46 , 1
13 , 1
(max)
= = = q q
W
W
P
P
F
L
Esta eficincia alta, comparada eficincia do amplificador classe A.
Esta uma das razes pela qual um circuito push-pull classe B frequente-
mente usado como estgio de sada de um amplificador multiestgios. A efici-
ncia maior significa que, da potncia que recebe da fonte, ele entrega uma
maior quantidade de potncia carga do que um amplificador classe A.

5.2.4. Polarizao de amplificadores classe B
Como j foi mencionado, a tarefa mais difcil ao se projetar um amplificador
classe B posicionar o ponto Q prximo ao corte, de forma estvel. Nesta se-
o discute-se este problema e a sua soluo.

Polarizao com divisor de tenso
Na Figura 5.15 mostra-se a polarizao com divisor de tenso, de um circuito
push-pull classe B. Os dois transistores tm que ser complementares, o que
significa dizer que as curvas de V
BE
, suas especificaes mximas, etc.
devem ser similares. Por exemplo, os transistores 2N3904 e 2N3906 so
complementares, sendo o primeiro um transistor npn e o segundo um
transistor pnp. Eles tm similaridade nas curvas de V
BE
, nas especificaes
mximas, e assim por diante. Pares complementares como esses esto
disponveis para o projeto de praticamente qualquer push-pull classe B.










Fig. 5.15
R
1

+V
CC

R
2

R
2

R
1

(a)
2V
BE

R
+V
CC

R
(b)
2V
BE

Para evitar a distoro de cruzamento, posiciona-se o ponto Q ligeiramente
acima da regio de corte, com o valor de V
BE
em algum ponto entre 0,6V e
0,7V. Entretanto, este o maior problema porque a corrente do coletor
muito sensvel s variaes de V
BE
. As folhas de dados indicam que um
aumento de 60mV em V
BE
produz uma corrente de coletor 10 vezes maior.
Por isto quase sempre necessrio um resistor ajustvel para fazer o correto
posicionamento do ponto Q.

Entretanto, um resistor ajustvel no resolve o problema da temperatura.
Nestas circunstncias, o ponto Q mudar quando a temperatura variar. A
tenso V
BE
diminui em aproximadamente 2mV por cada 1
o
C de aumento
na temperatura. medida que a temperatura aumenta para o circuito da
Figura 5.15(a), a tenso fixada para cada diodo emissor fora a corrente de
coletor a aumentar rapidamente. Portanto, o ponto Q fica instvel com a po-
larizao por divisor de tenso.
Um outro problema para o circuito da Figura 5.15(a) a deriva trmica.
Quando a temperatura aumenta, a corrente do coletor aumenta, e conse-
quentemente a temperatura da juno aumenta ainda mais, reduzindo
ainda mais o valor de V
BE
. Essa situao em sequncia pode fazer com que
a corrente do coletor ultrapasse seus valores nominais, aumentando a potn-
cia a nveis excessivos, podendo destruir o transistor. A ocorrncia da deriva
trmica depende das propriedades trmicas do transistor, de como ele res-
friado e do tipo de dissipador de calor usado. Portanto, a polarizao por divi-
sor de tenso como a da Figura 5.15(a) pode ser facilmente atingido pela de-
riva trmica, o que implica na destruio do transistor.

Polarizao por diodo
Uma forma de proteger o circuito contra a deriva trmica, com a polarizao
por diodo, como ilustrada na Figura 5.15(b). A idia bsica a utilizao de
diodos de compensao para produzir a tenso de polarizao nos diodos
emissores. Para que esta idia funcione, as curvas dos diodos devem se igua
lar s curvas de V
BE
dos transistores. Assim, qualquer aumento de temperatu-
ra reduz a tenso de polarizao proporcionada pelos diodos de compensa-
o em uma quantidade adequada. Por exemplo, considere que uma tenso
de polarizao de 0,65V estabelece uma corrente de coletor de 2mA.
Se a temperatura aumentar em 30
o
C, a tenso atravs de cada diodo de
compensao cai em cerca de 60mV. Como a tenso V
BE
necessria
tambm
diminui em 60mV, a corrente do coletor permanece fixa em 2mA.
Para que a polarizao por diodo seja imune s variaes de temperatura,
as curvas dos diodos devem se igualar s curvas de V
BE
por uma ampla fai
xa de temperatura. Isto no ocorre facilmente com circuitos discretos por
causa da impreciso dos componentes. Por outro lado, a polarizao por
diodo com circuitos integrados fcil e permite obter curvas quase idnti-
cas.
Com a polarizao por diodo, a corrente do coletor iguala-se corrente a-
travs dos diodos de compensao, a qual dada por:



Exemplo 5.4 Determine a corrente quiescente no coletor do circuito 5.15(b),
dados V
CC
=30V e R=4,7k.


) 31 . 5 (
2
2
R
V V
I
BE CC
C

=
Soluo
A corrente do coletor, igual a corrente dos resistores de polarizao, :



Esta uma aproximao porque foi usado o valor V
BE
=0,7V. O valor real li-
geiramente diferente.

Espelho de corrente
A polarizao por diodo baseia-se no conceito do espelho de corrente, uma
tcnica de circuito amplamente usada em circuitos integrados lineares.







mA I
k
V V
I
C C
04 , 3
) 7 , 4 ( 2
4 , 1 30
=

=
O
(a)
R
+V
CC

(b)
R
+V
CC

Fig. 5.16
Para o circuito espelho de corrente da Figura 5.16(a) a corrente da base
muito menor que a corrente pelo resistor e pelo diodo, de modo que:


onde:
I
R
: a corrente atravs do resistor
I
D
: a corrente atravs do diodo

Se a curva do diodo for idntica curva da juno emissor-base do transistor,
a corrente do diodo ser igual corrente do emissor, ou seja:



Como a corrente do coletor praticamente igual corrente do emissor, con-
clui-se que:

Este resultado significa que a corrente de coletor pode ser estabelecida con-
trolando a corrente do resistor. Como a corrente do resistor refletida pelo
circuito de coletor, este circuito chamado espelho de corrente.
D R
I I =
E D
I I =
R C
I I ~
A Figura 5.16(b) o esquema de um circuito espelho de corrente pnp.
De maneira anloga anlise feita para o circuito da Figura 5.16(a), a corren-
te de coletor aproximadamente igual corrente do resistor. Se a curva da
Juno base-emissor do transistor for compatvel com a curva do diodo, a cor
rente do coletor aproximadamente igual corrente do resistor.

A polarizao por diodo do seguidor de emissor push-pull classe B da
Figura 5.15(b) realizada com dois espelhos de corrente. A metade supe-
rior um espelho de corrente npn, e a metade inferior um espelho de
corrente pnp. Para que este tipo de polarizao seja imune a variaes de
temperatura, as curvas dos diodos devem ser compatveis com as curvas
das junes base-emissor dos respectivos transistores. Isto mais difcil
de se conseguir com circuitos discretos. Por outro lado os circuitos integra
dos possibilitam diodos e transistores com caractersticas praticamente
idnticas, o que permite a polarizao por diodo com melhor desempenho.

Exemplo 5.5 Qual a corrente quiescente de coletor do seguidor push-pull
classe B esquematizado na Figura 5.15(b), dados R=4,7k e V
CC
=30V.
Soluo
Trata-se de um espelho npn em srie com um espelho pnp. A corrente de cole
tor igual corrente pelos resistores de polarizao. Portanto:



Exemplo 5.6 O circuito push-pull esquematizado na Figura 5.17 contm
transistores ligados como diodos. Calcule a corrente de coletor








mA I
k
V V
I I
C R C
04 , 3
) 7 , 4 ( 2
4 , 1 30
=

= =
O
Fig. 4.17
1k
+30V
1k
Soluo
Novamente, a corrente de coletor igual corrente atravs dos resistores, ou
seja:



A vantagem de se usar transistores ligados como diodos a facilidade de se
ajustar as curvas dos diodos com as curvas das junes base-emissor quan-
do se usa o mesmo tipo de transistor para substituir os diodos e para os tran-
sistores. Isto sempre possvel com os circuitos integrados.

5.2.5. Acionador de classe B
Para acionar um amplificador classe B mais fcil utilizar um transistor EC
em vez de capacitores de acoplamento, como ilustrado na Figura 5.18. O tran
sistor T
2
uma fonte de corrente que estabelece a corrente DC de polarizao
pelos diodos. Ajustando R
2
, pode-se controlar a corrente DC do emissor, que
a mesma que passa por R
4
. Isto significa que T
2
envia corrente contnua
mA I
k
V V
I I
C R C
3 , 14
) 1 ( 2
4 , 1 30
=

= =
O
aos diodos compensadores. Os espelhos de corrente fazem com que as cor-
rentes nos coletores de T
3
e T
4
tenham o mesmo valor quiescente.
R
3

+V
CC

R
2

Fig.5.18
2V
BE

R
1

R
4

T
2

T
3

T
4

R
L
V
L

V
S

Quando um sinal AC aplicado entrada, o transistor T
2
age como um am-
plificador linearizado. O sinal amplificado e invertido aparece no coletor de T
2
e aplicado s bases dos transistores T
3
e T
4
. Para o semiciclo positivo, T
3

conduz, enquanto T
4
opera no corte. Para o semiciclo negativo, T
3
opera no
corte, enquanto T
4
conduz. Como o capacitor de acoplamento na sada se
comporta como um curto AC, o sinal AC acoplado resistncia de carga.

Na Figura 5.19 mostra-se o esquema do circuito equivalente AC do acionador
EC














Fig.5.19
R
3

R
4

T
2

r
e

r
e

(a)
R
3

R
4

T
2

(b)
Os diodos (transistores ligados como diodos) so substituidos pelas suas
resistncias AC do emissor. Em qualquer circuito prtico, r
e
pelo menos
100 vezes menor do que R
3
; em notao matemtica, tem-se:
R
3
100 r
e

Por esta razo, o circuito da Figura 5.19(a) pode ser simplificado para o circui-
to da Figura 5.19(b). Nota-se portanto que o estgio acionador um amplifi-
cador linearizado, cujo ganho de tenso sem carga :



Em geral, a impedncia de entrada dos transistores classe B muito alta, de
modo que o ganho de tenso com carga do estgio acionador praticamente
igual ao seu ganho de tenso sem carga.

Amplificador completo
Na Figura 5.20 est esquematizado um amplificador completo, o qual possui
trs estgios: um amplificador de pequeno sinal (T
1
), um amplificador classe A
de grande sinal (T
2
) e um seguidor de emissor push-pull classe B (T
3
e T
4
).

4
3
R
R
A
v
=
No primeiro estgio, a polarizao por divisor de tenso determina a corrente
de coletor. No segundo estgio, ocorre a mesma coisa.















R
7

+V
CC

R
2

Fig.5.20
2V
BE

R
5

R
8

T
2

T
3

T
4

R
L
V
L

V
S

R
1

R
3

R
4

R
6

T
1

Exemplo 5.7 Para o circuito amplificador completo da Figura 5.20, conside-
re os seguintes dados: R
1
=10k, R
2
=5,6k, R
3
=R
4
=1k, R
5
=12k, R
6
=1k,
R
7
=1k, R
8
=100, R
L
=100, V
CC
=30V. Determine o ganho de tenso do
primeiro estgio, considerando que todos os transistores possuem o mesmo
=100.
Soluo
A tenso DC na base de T
1
V
B1
=[ R
2
/(R
1
+R
2
)] V
CC
10,77V. A tenso DC no
emissor de T
1


V
E1
=V
B1
-V
BE1
=10,77V-0,7V10,1V. Portanto, a corrente I
E1
:



A resistncia r
e1
:


A tenso DC na base de T
2
V
B2
=[R
6
/(R
5
+R
6
)]V
CC
2,31V. A tenso no emissor
V
E2
=V
B2
V
BE2
=2,31V-0,7V=1,61V. Portanto, a corrente do emissor :


mA I
k
V
R
V
I
E
E
E
1 , 10
1
1 , 10
1
4
1
1
= = =
O
O 5 , 2
1 , 10
25
1 1
~ =
e e
r
mA
mV
r
mA I
V
R
V
I
E
E
E
1 , 16
100
61 , 1
2
8
2
2
= = =
O
A resistncia r
e2
do transistor T
2
:
A impedncia de entrada do segundo estgio :



O valor de r
e2
=1,55 foi desprezado por ser bem menor que R
8
=100.

A resistncia AC do coletor do primeiro estgio :


O ganho de tenso :




O 55 , 1
1 , 16
25 25
2
2
2
= = =
e
E
e
r
mA
mV
I
mV
r
O 844
2
~
i
z
O O O 458 844 // 1 //
1 2 3 1
= = =
c i c
r k z R r
) 100 ( 100 // 1 // 12 ) ( // //
2 8 6 5 2
O O O k k r R R R z
e i
= + = |
183
5 , 2
458
1
1
1
1
= = =
v
e
c
v
A
r
r
A
O
O
Exemplo 5.8 Qual o ganho de tenso do segundo estgio do circuito da
Figura 5.20 ?
Soluo
O segundo estgio um amplificador linearizado porque no h capacitor de
derivao no emissor. Portanto, a resistncia AC total do ramo do emissor :


Conforme comentado no exemplo anterior, o efeito de r
e2
no valor total da re-
sistncia do emissor de T
2
muito pequeno. Por isto r
e2
pode ser desprezado
implicando num erro inferior a 2%.

O terceiro estgio um seguidor classe B, o que significa que apenas um dos
transistores conduz de cada vez. A impedncia de entrada olhando para a ba-
se do transistor que est em conduo :



O coletor de T
2
v dois diodos conduzindo em srie com o resistor de R
7
=1k.
O O O 102 55 , 1 100
2 2 8 2
~ + = + =
E e E
r r R r
O O k z R z
base i L base i
10 ) 100 ( 100
) ( 3 ) ( 3
= = = |
A corrente DC atravs desses diodos aproximadamente igual corrente DC
atravs do resistor do emissor de T
2
, que foi calculada no exemplo anterior,
encontrando-se o valor I
E2
=16,1 mA. Portanto, cada diodo tem uma resistn-
AC de


Esta resistncia muito menor do que a resistncia de 1k do resistor R
7
. Por-
tanto, no circuito equivalente AC, as resistncias AC dos dois diodos podem
ser desprezadas, de modo que a resistncia AC vista pela sada do segundo
estgio :

Esta a resistncia equivalente da associao em paralelo da impedncia de
sada do segundo estgio, R
7
=1k, com a impedncia de entrada do terceiro
estgio, z
i3(base)
=R
L
=10k.
Para concluir, calcula-se o ganho de tenso do segundo estgio, que :



O 55 , 1
1 , 16
25
= =
D D
r
mA
mV
r
O O O 909 ) 100 ( 100 // 1 //
2 7 2
= = =
c L c
r k R R r |
91 , 8
102
909
2
2
2
2
= = =
v
E
c
v
A
r
r
A
O
O
Exemplo 5.9 Qual o ganho de tenso do amplificador de trs estgios esque
matizado na Figura 5.20, considerando os dados e clculos dos dois ltimos
exemplos. Qual o valor de PP ? Qual a tenso de entrada aproximada que
produz PP ?

Soluo
Conforme calculado no Exemplo 5.7, I
E2
=16,1mA. Esta a corrente que circu
la em cada diodo de compensao. Portanto, a corrente que circula em cada
diodo emissor no estgio final de 16,1mA, que corresponde a r
e3
=1,55.
Assim, o ganho de tenso do terceiro estgio :



Tambm no Exemplo 5.7, foi determinado que o ganho do primeiro estgio
A
v1
=183, e no Exemplo 5.8, encontrou-se o ganho do segundo estgio, sendo
este de A
v2
=8,91. O ganho total do amplificador

983 , 0
55 , 1 100
100
3
3
3
=
+
=
+
=
v
e L
L
v
A
r R
R
A
O O
O
1603 ) 983 , 0 )( 91 , 8 )( 183 (
3 2 1
= = =
vT v v v vT
A A A A A
Cada transistor no terceiro estgio tem uma tenso quiescente coletor-
emissor de:
Conforme (5.20), a compliance
PP=V
CC
=30V
Este aproximadamente o maior valor da tenso pico a pico na carga, sem
ceifamento.
A tenso de entrada aproximada que produz o valor de PP :



Qualquer aumento na tenso V
S
que ultrapasse o valor de 18,75mV, produz
ceifamento no sinal de sada.

5.3. Outros Amplificadores classe B
O seguidor de emissor push-pull classe B o circuito classe B mais usado.
V V
V V
V
CEQ
CC
CEQ
15
2
30
2
= = =
mV v
V
A
PP
v
s
vT
S
75 , 18
1600
30
(max) (max)
= = =
Ele tem as seguintes vantagens: baixa distoro, alta compliance AC de saida
e alta eficincia de estgio.
Existem outros amplificadores classe B, que preservam a estrutura bsica do
amplificador classe B estudado anteriormente.

Push-pull com alimentao dividida
Um amplificador classe B com alimentao dividida est esquematizado na
Figura 5.21.










R
+V
C
C

R
Fig. 5.21
2V
BE

R
L

-V
CC

V
S

Aplicando a LTK malha de sada que envolve os dois transistores do circuito
da Figura 5.21, para tenses DC, tem-se:
Aplicando a LTK malha de sada que envolve a carga, para tenses DC,
tem-se:

Como V
LQ
=0, o sinal AC da sada do amplificador foi acoplado diretamente
carga R
L
. A tenso quiescente entre os diodos compensadores tambm
nula.
Em relao ao sinal AC, os diodos agem como se fossem pequenas resistn-
cias de valor r
e
. Como z
i(base)
de cada transistor muito alta, praticamente todo
sinal AC de entrada passa atravs dos diodos para as bases dos transistores
classe B. Uma outra vantagem de um circuito com alimentao subdividida
a sua alta compliance de sada. Como V
CEQ
=V
CC
para cada transistor, ento a
compliance de sada :
PP=2V
CC

A alta compliance AC de sada permite ao circuito produzir uma maior potn-
0 = = +
LQ CC CEQ LQ
V V V V
CC CEQ CC CC CEQ CEQ
V V V V V V = + = +
cia de carga sem distoro.
Push-pull com compensao por termistor
Uma alternativa aos espelhos de corrente para compensar o seguidor de
emissor push-pull classe B o uso de termistores (resistores cuja resistncia
diminui quando a temperatura aumenta).
Atravs do circuito esquematizado na Figura 5.22, mostra-se a compensao
por termistor










Fig. 5.22
R
1

+V
CC

R
2

R
2

R
1

2V
BE

R
L

V
i

Push-pull Darlington e Sziklai
Quando o seguidor de emissor push-pull classe B a BJT no suficiente para
excitar uma determinada carga, pode-se utilizar pares Darlington, conforme
circuito esquematizado na Figura 5.23.













R
+V
CC

R
E

R
L

V
i

Fig. 5.23
Sabe-se que, cada par Darlington age como um transistor simples com ganho
de corrente muito alto. Com isto, a impedncia de entrada da base aumenta e
a impedncia de saida do emissor diminui. Uma vez que, cada par Darlington
possui duas quedas V
BE
, so utilizados quatro diodos de compensao, como
mostrado na Figura 5.23. Um circuito como este pode produzir uma potncia
AC de carga muito grande. A Figura 5.24 de um circuito push-pull classe B
com um par Darlington na parte superior e um par Sziklai na parte inferior. O
par Sziklai, s vezes chamado Darlington complementar; age como um tran-
sistor nico do tipo pnp com um ganho de corrente muito alto. Note que so
necessrios apenas trs diodos compensadores, embora este fato no se
constitua na vantagem principal. O mais importante nesse circuito que os
dois transistores de sada so do tipo npn.
Isto importante porque, na prtica, mais fcil casar transistores de
potncia se forem do mesmo tipo.















R
+V
CC

R
E

R
L

V
i

Fig. 5.24
Amplificador push-pull acoplado por transformador
Os transistores complementares tornaram os transformadores obsoletos na
maioria das aplicaes de udio. Mesmo assim, ainda pode ser encontrado o
amplificador a EC push-pull classe B mostrado na Figura 5.25.












Fig. 5.25

+V
CC


X


R
L

TF
1


R
in
n:1


v
in


R


TF
2

n:1


T
1




T
2


Note que os dois transistores so NPN e, um nico diodo compensador
usado. Se a curva do diodo compatibiliza-se aproximadamente com as curvas
das junes base-emissor dos transistores, a corrente quiescente de coletor
no varia muito com a temperatura.
O sinal AC de entrada acoplado, por transformador, s bases. Os dois
sinais das duas metades do enrolamento secundrio do transformador de
entrada, TF
1
, acionam as duas bases dos dois transistores respectivamente.
Esses dois sinais so, entre si, iguais em amplitude e 180
o
fora de fase.
Para o semiciclo positivo da tenso no secundrio de TF
1
, o transistor T
1

conduz, enquanto T
2
opera no corte, resultando no circuito equivalente AC
esquematizado na Figura 5.26







Fig. 5.26

T
1


+

v
in

R
in
+



R

X
+
R
L





T
2

Para o semiciclo negativo da mesma tenso, T
1
opera no corte enquanto T
2

conduz, resultando no circuito equivalente AC mostrado na Figura 5.27








Fig. 5.27

Na Figura 5.25 as duas bases dos dois transistores recebem sinais AC que
esto 180
o
fora de fase entre si. O transformador consiste numa forma de se
produzir dois sinais fora de fase. A desvantagem desta forma esta no custo
mais alto e no maior volume do transformador. Uma alternativa para produzir
um divisor de fase esta mostrada na Figura 5.28.


v
in



R
X

R
in


+ R
L

T
2
+



T
1

Observe-se que o divisor de fase um amplificador fortemente linearizado
pelo resistor do emissor.









Fig. 5.28

Pelo fato de os resistores do coletor e do emissor terem o mesmo valor, o
divisor de fase tem um ganho de tenso unitrio para a situao sem carga.
Portanto, os sinais de sada tm amplitudes iguais entre si e fases opostas,
proporcionando exatamente o tipo de alimentao necessria para o circuito
da Figura 5.25. Em outras palavras pode-se substituir o transformador de
entrada pelo divisor de fase.
5.4 Especificao de Potncia do Transistor
A temperatura na juno coletor-base de um transistor impe um limite na
dissipao de potncia permissvel, P
D
. Dependendo do transistor, uma
temperatura da juno na faixa de 150
o
C a 200
o
C destri o transistor.
As folhas de dados especificam a temperatura mxima da juno como
T
J,max
. Por exemplo, para o transistor 2N3904, T
J,max
=150
o
C; para o transistor
2N3719, T
J,max
=200
o
C.

Temperatura ambiente
O calor produzido na juno passa atravs do invlucro do transistor (cpsula
plstica ou metlica) e irradia para o ar do meio em volta. A temperatura
desse ar, conhecida como temperatura ambiente, geralmente por volta de
25
o
C; mas pode ser muito maior em dias quentes. A temperatura ambiente
tambm pode ser muito mais alta dentro de uma parte do equipamento
eletrnico.


Dissipadores de calor
Uma forma de se aumentar a especificao de potncia mxima de um
transistor livrar-se do calor o mais rpido possvel. Esta a finalidade de um
dissipador de calor (uma massa metlica).
Se a rea da superfcie do encapsulamento do transistor for aumentada,
permite-se que o calor escape mais facilmente para o meio ambiente.
Na Figura 5.29 mostram-se trs tipos de dissipadores de calor










Fig. 5.29
DISSIPADOR DE
CALOR DE
PRESSO
ORELHA METLICA



TRANSISTOR COM PLACA
DISSIPADORA
TRANSISTOR DE POTNCIA
COM COLETOR LIGADO AO
ENCAPSULAMENTO


2

1

1. BASE
2. EMISSOR
CARAPAA - COLETOR
Para o exemplo da Figura 5.29(a), quando a pea encaixada ao
encapsulamento do transistor, o calor irradiado mais rapidamente por causa
do aumento da rea da superfcie das aletas.

Para o exemplo da Figura 5.29(b) mostra-se o esboo de um transistor de
potncia com placa . A placa metlica constitui um trajeto para o calor do
transistor escapar, podendo ser fixada ao chassi do equipamento eletrnico.
Como o chassi um dissipador massivo de calor, este pode escapar
facilmente do transistor para o chassi.

Os transistores de grande potncia, como os representados na Figura 5.29(c)
tm o coletor ligado diretamente ao encapsulamento para permitir que o calor
escape o mais facilmente possvel. O encapsulamento do transistor
apertado contra o chassi. Para evitar que o coletor entre em curto com o terra
do chassi, usa-se uma fina arruela de mica entre o encapsulamento do
transistor e o chassi.

5.5 Operao Classe C
Operao classe C significa a corrente de coletor fluir durante menos de
180
o
do ciclo AC. Uma conseqncia deste conceito que a corrente de
coletor de um amplificador classe C no senoidal porque ela flui em pulsos.
Para evitar distoro que poderia ocorrer com uma carga puramente resistiva,
o amplificador classe C sempre aciona um circuito tanque ressonante,
resultando numa tenso de sada senoidal.

Um amplificador classe C pode produzir potncia de carga maior do que o
amplificador classe B. Entretanto, para amplificar uma onda senoidal, ele deve
estar sintonizado na freqncia senoidal. Por isso, o amplificador classe C
sintonizado um circuito de banda estreita; capaz de amplificar somente a
freqncia de ressonncia e aquelas prximas dela.

Para evitar a utilizao de capacitores e indutores grandes no circuito
ressonante, os amplificadores classe C sempre operam em rdio freqncias
(RF), que so freqncias acima de 20KHz. Portanto, embora seja a classe
mais eficiente de todas, a classe C til somente em aplicaes de RF com
banda estreita.
Amplificador Sintonizado
O diagrama esquemtico da Figura 5.30 de um amplificador classe C.









Fig. 5.30
O circuito tanque ressonante sintonizado na freqncia do sinal de entrada.
A freqncia de ressonncia


+V
CC



R
B



R
L



C L

f
LC
r
~
1
2t
onde
f
r
: a freqncia de ressonncia do circuito tanque
A freqncia de ressonncia aquela na qual a reatncia capacitiva , em
mdulo, igual reatncia indutiva. Nesta freqncia, a impedncia do circuito
ressonante paralelo muito alta.

Considera-se que o fator de qualidade Q do circuito maior do que 10; uma
condio geralmente satisfeita em circuitos de RF sintonizados.

Quando o circuito sintonizado na freqncia de ressonncia, a tenso
atravs de R
L
mxima e senoidal.
Na Figura 5.31, mostra-se a variao do ganho de tenso com a freqncia





Fig. 5.31

A
A
mx




f
r
f
Note que o ganho de tenso atinge um valor mximo A
max
na freqncia f
r
.
Acima e abaixo desta freqncia, o ganho de tenso mais baixo quanto
mais afastada de f
r
for a freqncia. Quanto mais alto o valor de Q, mais
brusca a diminuio do ganho em cada lado de f
r
.

Polarizao
O diagrama esquemtico da Figura 5.32 do circuito equivalente DC, onde
R
S
a resistncia DC do indutor de RF, tipicamente de poucos ohms.








Fig. 5.32


+V
CC


R
S



R
B

Observa-se que no h polarizao DC aplicada s junes do transistor.
Portanto V
BE
=0, I
BQ
=0 , I
CQ
=0 e, conseqentemente V
CEQ
=V
CC
, indicando que
o
ponto quiescente est situado no corte.
Reta de carga AC
Trata-se aqui de um caso particular de amplificador a EC, cuja reta de carga
AC tem pontos extremos, deduzidos anteriormente, determinados pelas
seguintes expresses gerais



Para o amplificador classe C em particular, como especificado acima, I
CQ
=0
e
V
CEQ
=V
CC
e portanto



CQ C CEQ corte CE
C
CEQ
CQ sat C
I r V V e
r
V
I I + = + =
, ,
) 32 . 5 (
, , CC corte CE
C
CC
sat C
V V e
r
V
I = =
Para maior clareza, os pontos extremos da reta de carga AC, Equaes (5.32)
so especificados a seguir sob a forma de pares ordenados
(0, I
C,sat
) = (0, V
CC
/ r
C
) e (V
CE,corte
, 0) = (V
CC
,0)
Com estes dois pontos traa-se a reta de carga AC, conforme Figura 5.33







Fig. 5.33
Circuito equivalente AC
Considerando que o fator de qualidade Q maior que 10, o circuito
equivalente AC pode ser aproximado ao circuito mostrado na Figura 5.34.
Neste circuito equivalente, a resistncia srie, intrnseca do indutor foi omitida.
Num amplificador classe C, o capacitor de entrada faz parte de um



I
C


V
CC
/r
C




V
CC
V
CE

RETA DE CARGA AC
grampeador DC negativo.
Portanto, no lado da entrada de um amplificador classe C, o sinal
grampeado negativamente





Fig. 5.34
Na freqncia de ressonncia, a tenso pico a pico da carga atinge valor
mximo. Sabe-se, de cursos bsicos, que a largura de banda de um circuito
ressonante, B, :
onde
f
ci
: a freqncia inferior de meia potncia
f
cs
: a freqncia superior de meia potncia
A largura de banda, B, est relacionada com a freqncia f
r
e com o fator Q,
da seguinte forma:


R
B



L C r
C


ci cs
f f B =
Q f B
r
=
Note que, quanto maior o fator de qualidade, Q, menor a largura de banda,
o que corresponde a uma sintonia cada vez mais fina.
Quase sempre os amplificadores classe C tm um Q do circuito maior do que
10. Isto quer dizer que a largura da banda menor do que 10% da freqncia
de ressonncia. Por esta razo os amplificadores classe C so de banda
estreita

Resistncia AC do coletor
Qualquer bobina ou indutor tem uma certa resistncia R
S
em srie. Embora
os diagramas esquemticos nunca mostrem essa resistncia em srie como
um componente separado, importante recordar que ela existe, como
mostrado na Figura 5.35





Fig. 5.35

L
C R
L

R
S


O fator de qualidade do indutor dado por


Q
L
: o fator de qualidade do indutor
X
L
: a reatncia indutiva
R
S
: a resistncia interna do indutor

Este o fator de qualidade somente do indutor. O circuito completo tem um Q
mais baixo porque inclui o efeito da resistncia de carga bem como da
resistncia interna do indutor.
De cursos bsicos, sabe-se que a resistncia em srie do indutor pode ser
substituda por uma resistncia R
P
em paralelo, como mostrado na Figura
5.36



Fig. 5.36
Q
X
R
L
L
S
=


C L R
P
R
L


A resistncia em paralelo, do indutor, dada por

Todas as perdas no indutor esto representadas pela resistncia R
P
. Na
ressonncia, jX
L
cancela -jX
C
, restando R
P
em paralelo com R
L
. Isto significa
que a resistncia AC que o coletor v, na ressonncia


O fator de qualidade do circuito completo, Q, dado por



Neste circuito, Q menor do que Q
L
. Na prtica, Q
L
geralmente 50 ou mais
enquanto Q 10 ou mais. Como Q
L
50 ou mais, a maior parte da potncia
de carga AC liberada para o resistor de carga, desperdiando s uma
pequena quantidade de potncia na resistncia do indutor.


R Q X
P L L
=
r R R
C P L
=
) 33 . 5 (
L
C
X
r
Q =
Grampeamento DC
Para visualizar melhor o grampeamento DC do lado da entrada, considere-se
o circuito da entrada, conforme Figura 5.37







Fig. 5.37

O gerador de entrada carrega o capacitor de acoplamento at que sua tenso
atinja um valor aproximadamente igual a V
P
com a polaridade mostrada. Nos
semiciclos positivos, o diodo emissor conduz rapidamente nos picos; isto
suficiente para repor qualquer perda de carga ocorrida durante o ciclo. Nos
semiciclos negativos, o nico percurso da descarga atravs de R
B
.

+V
P

0

-V
P


R
B
DIODO
EMISSOR

0
~ -V
P

~ -2V
P

V
P

+ -
Considerando que o perodo T do sinal de entrada seja muito menor que a
constante de tempo de descarga R
B
C, o capacitor perde somente uma
pequena quantidade da sua carga

Para repor a carga perdida do capacitor, a tenso da base deve excursionar
ligeiramente acima de 0,7V para ligar rapidamente o diodo emissor em cada
pico positivo. O ngulo de conduo da corrente do coletor, portanto, muito
menor do que 180
o
. por isso que a corrente do coletor consiste de um trem
de pulsos estreitos como mostrado na Figura 5.38







Fig. 5.38



MENOS DE 180
O
u

I
C

Ciclo de Trabalho
A conduo rpida do diodo emissor em cada pico positivo produz pulsos
estreitos de corrente do coletor. Com pulsos com essa caracterstica,
conveniente usar o conceito de ciclo de trabalho, definido como segue:



onde
D: ciclo de trabalho
W: largura do pulso
T: perodo dos pulsos
Por exemplo, se um osciloscpio mostra uma largura de pulso de 0,2s e um
perodo do sinal de 1,6s o ciclo de trabalho



Isto equivale a 12,5%
D
W
T
=
D
s
s
= =
0 2
1 6
0 125
,
,
,

Filtragem dos Harmnicos


De cursos bsicos sabe-se que, qualquer forma de onda no senoidal
equivalente a um somatrio de um sinal na freqncia fundamental, f, com
sinais de freqncias mltiplas dessa fundamental, 2f, 3f, 4f, ...

Na Figura 5.39 mostra-se o sinal no senoidal da fonte de corrente do coletor
alimentando o circuito tanque. Considerando que o circuito tanque
ressonante na freqncia fundamental f, ento todos os harmnicos so
filtrados, chegando carga uma onda senoidal na freqncia fundamental f,
como mostrado na figura






Fig. 5.39


C L R
P
R
L



I
C


~2V
CC


V
CC



V
CE,sat

Compliance AC de sada de um amplificador classe C
Sob condies de sinal completo, a tenso da carga excursiona, de
aproximadamente V
CE,sat
at 2V
CC
. Como V
CE,sat
aproximadamente
igual a zero, a compliance AC de sada de um amplificador classe C

Observaes importantes
O amplificador classe C um tanto incomum. Primeiramente ele grampeia o
sinal de entrada negativamente para se obter pulsos de corrente altamente
distorcidos. Em seguida ele utiliza um circuito ressonante de alto Q para
recuperar a freqncia fundamental.

A ausncia de resistores de polarizao implica em menos drenagem de
corrente. Alm disso, devido aos estreitos pulsos de corrente, a dissipao de
potncia do transistor menor do que com classe A ou classe B. O efeito final
a menor drenagem de corrente, o que implica numa maior eficincia do
estgio. A eficincia da operao classe C pode se aproximar de 100%,

PP V
CC
~ 2
Exemplo 5.10 - Explique as formas de onda que aparecem na Figura 5.40









Fig. 5.40

Soluo
1
o
) O sinal da fonte AC de entrada um sinal com:
a) valor de pico igual a 5V
b) valor pico a pico de 10V e
c) valor mdio igual a 0V

+15V


4,7KO


1KO


470pF 2H


+5V

0

-5V

0,01F


+0,7V
0
-4,3V
-9,3V

~ +30V


~ +15V


~0V
+15V


0


- 15V


1000pF
2
o
) O sinal que aparece na base do transistor o sinal de entrada grampeado
negativamente. A tenso DC da base - 4,3V porque a tenso da base
deve excursionar at aproximadamente +0,7V para ligar o diodo emissor
em cada ciclo positivo e repor a carga do capacitor.
Portanto, o sinal grampeado tem:
a) valor pico a pico igual a 10V
b) valor mdio igual a - 4,3V

3
o
) No coletor o sinal aparece invertido por causa da ligao EC e apresenta
os seguintes valores:
a) tenso pico a pico igual a 30V
b) tenso mdia igual a +15V

importante lembrar que o ponto quiescente est situado no corte, o que
implica uma tenso quiescente de +V
CC


4
o
) Finalmente, o sinal passa do coletor para carga, atravs de um capacitor
colocado em srie com a carga. Esse capacitor anula a componente DC do
sinal
Exemplo 5.11 - Considerando Q
L
=50 para o circuito da Figura 5.40, calcule a
freqncia de ressonncia, a corrente de saturao AC, a tenso de corte
AC e a compliance AC de sada
Soluo
A freqncia de ressonncia



Portanto, a reatncia indutiva

A resistncia em paralelo do indutor

A resistncia AC de carga

A corrente AC de saturao


MHz f
pF H C L
f
r r
19 , 5
) 470 ( ) 2 ( 2
1
2
1
=

= =
t t
X MHz H
L
= = 2 19 2 65 2 t (5, ) ( ) , O
O O k R X Q R
P L L P
26 , 3 ) 2 , 65 ( 50 = = =
r R R K K
C P L
= = ~ 326 1 765 , O O O
mA I
V
r
V
I
sat C
C
CC
sat C
6 , 19
765
15
, ,
= = =
O
A tenso AC de corte

O fator de qualidade total do circuito


E a largura de banda



Finalmente, a compliance AC de sada


5.5.1 Relaes de potncia para operao classe C
Pelo fato de o ngulo de conduo na operao classe C ser menor do que
180
o
, a anlise matemtica das relaes de potncia nos amplificadores
classe C tornam-se muito complicadas. Nesta seo descrevem-se
rapidamente tais relaes sem deduo.

V V V
CE corte CC ,
= = 15
24 , 12
5 , 62
765
= = = Q
X
r
Q
L
C
O
O
MHz B
MHz
Q
f
B
r
424 , 0
24 , 12
19 , 5
= = =
PP V V ~ = 2 15 30 ( )
Potncia de carga
A potncia AC de carga de um amplificador classe C dada por



onde
P
L
: a potncia AC de carga
V
PP
: a tenso pico a pico de carga
R
L
: a resistncia de carga

A potncia mxima de carga


Os amplificadores classe C quase sempre so acionados com carga suficien-
te para usar toda reta de carga AC. Isto resulta em potncia de carga mxima
e rendimento mximo do estgio
P
V
R
L
PP
L
=
2
8
P
PP
R
L max
L
, .
=
2
8
Dissipao de potncia do Transistor
Na Figura 5.41 mostra-se a tenso ideal entre coletor e emissor num amplifica
dor classe C







Fig. 5.41
Devido ao circuito tanque ressonante, todos os harmnicos so filtrados para
fornecer uma tenso senoidal com uma freqncia fundamental f
r
. Como a
tenso mxima de aproximadamente 2V
CC
, o transistor deve ter uma
especificao V
CEO
maior do que 2V
CC
.
Na Figura 5.42 mostra-se o sinal de corrente do coletor. Nota-se que a
corrente de coletor atinge um valor mximo I
C,sat
.
V
CE


2V
CC




V
CC




0



u
O transistor deve ter uma especificao de corrente de pico, maior do que
este valor.






Fig. 5.42

As partes pontilhadas do ciclo representam o tempo em que o transistor fica
desligado.
A potncia de dissipao do transistor aumenta com o ngulo de conduo,
que menor que 180
o
e maior que 0
o
. No pior caso, que coincide com o
classe B, onde o ngulo de conduo 180
o
, a potncia de dissipao do
transistor



I
C



I
C,sat




u

) 34 . 5 (
40
2
max ,
C
D
r
PP
P =
Uma orientao cautelosa para o projeto usar transistor com especificao
de potncia maior do que o pior caso, representado por (5.34). Sob condi-
es normais de alimentao, o ngulo de conduo menor que 180
o
e o
transistor est bem dentro da sua especificao de potncia

Corrente drenada
O valor mdio ou DC do sinal da corrente de coletor esboado na Figura 5.42,
depende do ngulo de conduo. Para um ngulo de 180
o
, a corrente mdia
I
C,sat
/ t. Para ngulos de conduo menores que 180
o
, a corrente mdia
menor que I
C,sat
/ t.
Esta corrente mdia ou DC a nica corrente drenada por um amplificador
classe C. A potncia fornecida ao circuito


P
F
: a potncia DC solicitada pelo circuito fonte
V
CC
: a tenso de alimentao, fornecida pela fonte
I
F
: a corrente DC solicitada ou drenada da fonte
As dissipaes de potncia esto na carga, no transistor e no indutor.

P V I
F CC F
=
) 35 . 5 (
indutor D L F
P P P P + + =
P
F
: a potncia DC solicitada pelo circuito fonte
P
L
: a potncia de carga DC
P
D
: a potncia dissipada no transistor
P
indutor
: a potncia de perda no indutor

Eficincia de estgio
A eficincia de estgio de um amplificador classe C dada por



Num amplificador classe C, a maior parte da potncia DC solicitada fonte de
alimentao convertida em potncia AC de carga; as perdas no transistor e
no indutor so suficientemente pequenas que podem ser ignoradas. Por esta
razo, os amplificadores classe C tm uma alta eficincia por estgio
Para um ngulo de conduo igual a 180
o
a eficincia do estgio
aproximadamente igual a 78,5%, que o valor terico mximo para a
operao classe B. Quando o ngulo de conduo diminui a eficincia de
estgio aumenta.
q=
P
P
L max
F
,
100%
Alimentao a pleno sinal
Para atingir uma eficincia alta, o sinal AC de entrada deve ser
suficientemente grande para alimentar o amplificador classe C ao longo de
toda reta de carga AC. A tenso de sada tem uma excurso pico a pico de
aproximadamente 2V
CC
. Neste caso o amplificador classe C o mais
eficiente de todas as classes porque libera mais potncia de carga para uma
dada potncia de alimentao, mas somente dentro de uma largura de banda
estreita.

Exemplo 5.12 - Analisar novamente o circuito esquematizado na Figura 5.40
para determinar a potncia mxima de carga e as perdas no indutor. Se a
potncia de dissipao do transistor for de 7,5mW , qual a corrente de
alimentao e qual a eficincia do estgio ?

Soluo
como V
CC
=15V, ento PP= 2 (15V)=30V e


PP V V = = 2 15 30 ( )
( )
mW P
V
R
PP
P
L
L
L
5 , 112
) 1000 ( 8
30
8
max ,
2
2
max ,
=

= =
O
A resistncia em paralelo do indutor R
P
=3,26KO, determinado anteriormen-
te. Portanto a perda de potncia para o indutor



Usando a Equao (5.35), segue que


A corrente drenada pelo circuito



E, a eficincia do estgio



5.5.2 Multiplicadores de freqncia
mW P
V
P
indutor indutor
5 , 34
) 3260 ( 8
) 30 (
2
=

=
O
mW P mW mW mW P
F F
5 , 154 5 , 34 5 , 7 5 , 112 = + + =
I
mW
V
mA
F
= =
154 5
15
10 3
,
,
q= =
112 5
154 5
100% 72 8%
,
,
,
mW
mW
5.5.2 Multiplicadores de freqncia
Alm da sua utilizao para amplificao eficiente de potncia, um circuito
classe C sintonizado pode ser usado como um multiplicador de freqncia. A
idia consiste em sintonizar o tanque ressonante num harmnico da
freqncia de entrada. A Figura 5.43 mostra um sinal de pulsos estreitos de
corrente sendo aplicado a um circuito sintonizado






Fig. 5.43
Os pulsos tm uma freqncia fundamental de 1 MHz. Num amplificador
classe C sintonizado comum, sintoniza-se o circuito ressonante na freqncia
fundamental. Cada pulso de corrente carrega o capacitor uma vez por ciclo.
O sinal de tenso de sada senoidal e tem uma freqncia de 1 MHz.

f=1 MHz
Suponha-se que a freqncia de ressonncia do tanque foi modificada para
2 MHz.
Este o segundo harmnico de 1MHz . O capacitor e o indutor trocam
energia, neste caso, a uma taxa de 2MHz, produzindo uma tenso de carga
de 2MHz.
Sintonizando o tanque em 3MHz, terceiro harmnico de 1 MHz, obtm-se um
sinal de sada de 3MHz. Neste caso os pulsos de corrente de 1 MHz
recarregam o capacitor a cada trs ciclos de sada. Desde que o Q do circuito
ressonante seja alto, a tenso da carga se assemelha praticamente a uma
onda senoidal perfeita.
Na Figura 5.44 mostra-se uma configurao de multiplicador de freqncia. O
sinal de entrada tem uma freqncia f. Este sinal grampeado negativamente
na base. A corrente do coletor resultante um trem de pulsos estreitos com
uma freqncia fundamental f. Sintonizando o tanque ressonante no n-simo
harmnico, tem-se uma tenso de carga cuja freqncia nf , onde n
inteiro.

A potncia da carga diminui quando a sintonia feita em harmnicos mais
altos.








Fig. 5.44
Quanto maior o valor de n mais baixa a potncia de carga. Devido ao rendi-
mento decrescente em harmnicos mais altos, um multiplicador de freqncia
classe C sintonizado como o da Figura 5.44 normalmente usado somente
para baixos harmnicos, como o segundo ou o terceiro. Para n maior que 3,
procuram-se dispositivos semicondutores mais eficientes.

+V
CC



R
B



R
L


C L

f
nf
R
in

5.6 Operao Classe D
O amplificador classe D amplamente usado em transmissores devido sua
eficincia. O princpio bsico por trs de um amplificador classe D a utiliza-
o de transistores como chaves em vez de fontes de corrente.

Como a dissipao de potncia de uma chave idealmente nula, a eficincia
de estgio de um amplificador classe D aproxima-se de 100%.

Num amplificador classe D so usados dois transistores na configurao push
-pull como chaves para produzir uma onda quadrada, que ento filtrada para
recuperar a freqncia fundamental.




Circuito e seu funcionamento
Na Figura 5.45 mostra-se uma maneira de se construir um amplificador classe
D.











Fig. 5.45

uma conexo a EC push-pull de dois transistores complementares. Um
transformador de RF acopla o sinal de entrada a cada base.
Para o semiciclo positivo da tenso de entrada, o transistor T
1
opera no corte
e o transistor T
2
na saturao. Para o semiciclo negativo da tenso de
entrada, T
1
opera na saturao e T
2
no corte. Por isto, a tenso que alimenta


- -



-



+V
CC


T
1

L C

T
2

R
L

o circuito sintonizado alterna-se entre 0 e +V
CC
, como ilustrado no circuito
equivalente do lado de sada, esquematizado na Figura 5.46






Fig. 5.46

Observe que a alimentao para o circuito ressonante em srie uma onda
quadrada com valor pico a pico igual a V
CC
. Este sinal no senoidal, a soma
de uma freqncia fundamental f com harmnicos dessa freqncia.
Esta tenso com forma de onda quadrada, presente no coletor, pode ser
expressa da seguinte maneira


+V
CC



0
L C
0,636V
CC


R
L
0

- 0,636V
CC

v V
c CC
( ) , (sen
sen sen
) u u
u u
= + + + 0 636
3
3
5
5

Desde que o Q seja alto, o circuito ressonante em srie deixa passar a
freqncia fundamental e bloqueia os harmnicos. O resultando uma tenso
na carga, praticamente senoidal, dada por











v V
L CC
( ) , sen u u = 0 636
6. CIRCUITOS LINEARES BSICOS COM AMPLIFICADOR
OPERACIONAL
Os circuitos com amplificador operacional lineares so do tipo que
preservam a forma do sinal de entrada. Por exemplo, para um sinal de
entrada senoidal, o sinal de sada tambm senoidal. Os circuitos
amplificadores em geral so circuitos eletrnicos lineares porque seus
dispositivos eletrnicos operam dentro de uma faixa linear de suas curvas
caractersticas.

A anlise de circuitos lineares base de amplificador operacional muito
simplificada quando supomos caractersticas ideais para o amplificador o-
peracional. Os resultados so bastante satisfatrios, sendo to exatos na
prtica quanto melhor forem as caractersticas do amp-op utilizado, com-
paradas aos outros componentes do circuito.

Os circuitos eletrnicos lineares base de amplificador operacional apre-
sentados a seguir so analisados sob a hiptese de que as caractersticas
do amplificador operacional so ideais, o que implica basicamente:

R
i
=, R
o
=0, A
d
=, v
d
=0 (6.1)
5.1. Amplificador Inversor
O amplificador inversor, alm de aumentar a amplitude do sinal, imprime
ao mesmo, uma defasagem de 180
o
. Seu esquema est mostrado na
Figura 6.1.









Fig. 6.1
Pela hiptese (6.1), a impedncia de entrada do Amp-Op R
i
= . Ento, de
acordo com o circuito da Figura 6.1, i
1
= i
2
, ou equivalentemente:


R
2

R
1



-
+
V
o

i
1

i
2

V
s

V
d

) 2 . 6 (
2 1
R
v v
R
v v
o d d s

=

Tambm pela hiptese (6.1), lembramos que V


d
=0. Consequentemente, a
Equao 6.2 pode ser aproximada por:



Da Equao (6.3) obtm-se o ganho de tenso A
vf
=V
o
/ V
s
, que :



Atravs da Equao (6.4) observa-se que o ganho de tenso do circuito
pode ser mantido sob controle pelos resistores R
1
e R
2
. Isto se deve
aplicao de realimentao negativa.

O sinal negativo em (6.4) indica o defasamento de 180
o
do sinal de saida
em relao ao sinal de entrada. Na forma polar de nmeros complexos,


) 3 . 6 (
2 1
R
v
R
v
o s

=
) 4 . 6 (
1
2
R
R
v
v
A
s
o
vf
= =
o
vf
R
R
A 180
1
2
=
A impedncia de entrada do circuito da Figura 6.1 definida como:
A corrente i
1
, por sua vez, :



De (6.5) e (6.6) conclui-se que a impedncia de entrada :



Por este resultado constata-se que a impedncia de entrada do amplifica-
dor inversor da Figura 6.1 baixa pois na prtica R
1
<< R
i
.



) 5 . 6 (
1
i
v
Z
s
if
=
) 6 . 6 (
1 1
1
R
v
R
v v
i
s d s
=

=
) 7 . 6 (
1
R Z
if
=
6.2. Amplificador no inversor
O circuito amplificador no inversor no provoca defasamento ao sinal que
flui por ele. Portanto, o sinal em sua sada no aparece defasado em rela-
o ao sinal injetado em sua entrada. Um amplificador no inversor bsico
est esquematizado na Figura 6.2.











Fig. 6.2

R
2

R
1



+
-
V
o

V
f

V
s

V
d

O circuito amplificador da Figura 6.2 contm uma realimentao negativa
srie de tenso.

Cculo do ganho de tenso
Aplicando a LTK malha de entrada do circuito da Figura 6.2, segue que


Como V
d
=0 , ento:


Sendo R
i
=, a corrente nos terminais do Amp-Op nula. Ento, aplicando
a regra do divisor de tenso aos resistores R
1
e R
2
, obtm-se:



Combinando (6.8) com (6.9), obtm-se a seguinte expresso para o ganho:


f d s
v v v + =
) 8 . 6 (
f s
v v =
) 9 . 6 (
2 1
2
o f
v
R R
R
v
+
=
) 10 . 6 (
2
2 1
R
R R
v
v
A
s
o
vf
+
= =
Comprova-se, mais uma vez, que a utilizao da realimentao negativa
permite manter o ganho sob controle.
Relao entre a tenso de sada e a de entrada do bloco de realimentao
Da equao (6.9) deduz-se facilmente que a relao entre a tenso de sa-
ida e a tenso de entrada do bloco de realimentao :



Impedncias
Como foi mencionado anteriormente, o circuito amplificador da Figura 6.2
contm uma realimentao srie de tenso. Ento, do estudo sobre princ-
pios de realimentao, conclui-se que as impedncias de entrada e de sada
so dadas por:


) 11 . 5 (
2 1
2
R R
R
v
v
B
o
f
+
= =
d
o
of
d i if
BA
R
R
BA R R
+
=
+ =
1
) 1 (
6.3. Consideraes prticas e Tenso de Offset
Como mencionado anteriormente, o Amp-Op apresenta uma tenso de
Offset de sada, V
o
(Offset), que uma teso residual na sada, mesmo
quando as entradas so aterradas. Na Figura 6.3 mostra-se o esquema de
um circuito que ilustra uma dessas situaes, para o CI 741 ou 351, com o
respectivo ajuste que visa cancelar V
o
(Offset).









Fig. 6.3

R
2

R
1



-
+
Voltimetro V
o
(Offset)
741/351
-V
CC

1
5
Para cancelar a tenso de Offset, V
o
(Offset) , o fabricante do Amp-Op
costuma
Fornecer dois terminais, aos quais se conecta um potencimetro. O cursor
do potencimetro conectado a um dos pinos de alimentao para prover o
ajuste ou cancelamento de V
o
(Offset). O cancelamento possvel pelo fato
de os pinos citados estarem conectados ao estgio diferencial de entrada do
Amp-Op, permitindo assim o balanceamento das correntes de coletor dos
transistores do referido estgio.

Esse balanceamento permite o cancelamento da pequena diferena de
tenso existente entre os valores de V
BE
dos transistores citados, que
denominada tenso de Offset de entrada, V
i
(Offset), que amplificada,
produzindo a tenso de Offset de sada. O valor de V
i
(Offset) fornecido
pelo fabricante. Para o Amp-Op 741, o valor mximo de V
i
(Offset) da
ordem de 6 mV.


Balanceamento externo
Quando o Amp-Op no possui os terminais para o ajuste de Offset (por
exemplo, o LM 307), o mesmo dever ser feito atravs de circuitos resis-
tivos externos. Na Figura 6.4 mostra-se o esquema do circuitos ex-
terno utilizado para fazer a compensao de Offset em Amp-Op que no
possuem terminais especficos para essa finalidade, para o caso da
configurao inversora.










Fig.6.4
R
f

R
1



-
+
Voltimetro V
o
(Offset)
307
R
2

R
P

R
A

V
i

R
4

+V
-V
R
e
= R
2
+R
A
=R
1
//R
f

|
|
.
|

\
|
=
cc
mx i
A
V
of f set V
R R
) (
4
R
P
=47k
Na Figura 6.5 mostra-se o esquema do circuito externo aplicado para
configurao no inversora
Ao lado de cada um dos circuitos das Figuras 6.4 e 6.5 acham-se as equa-
es necessrias ao projeto dos mesmos.
R
f

R
B



-
+
Voltimetro V
o
(Offset)
307
R
e
=(R
A
+R
B
) // R
f

R
P

R
A

V
i

R
4

+V
-V
4
) (
R
R
V
Offset V
A
cc
mx i
=
R
P
=47k
B A
f B A
vf
R R
R R R
A
+
+ +
=
Fig. 6.5
Em qualquer caso, a tenso de Offset de sada poder ser reduzida (mas
no anulada), de forma bem mais simples e prtica, colocando-se
um resistor de equalizao no terminal no inversor, como indicado nas Figu
ras 6.6 (a) e (b):











(a) (b)
Fig.6.6
R
2

R
1



-
+
V
o

i
1

i
2

V
s

V
d

R
e

V
o

R
2

R
1

+
-
V
f

V
s

V
d

R
e

2 1
2 1
R R
R R
R
e
+
=
Existe uma relao entre V
i
(Offset) e V
o
(Offset), vlida para ambas as
relaes anteriores, que a seguinte:
Finalmente, convm salientar que aps ter sido feito o ajuste da tenso de
Offset, sob determinada temperatura ambiente, a mesma poder apresentar
um novo valor de tenso de Offset, caso haja mudana de temperatura.
Assim, em circuitos de preciso, necessrio refazer o ajuste periodicamente

6.4. Circuito Seguidor de Tenso (Buffer)
Do amplificador no inversor, Fig. 6.2, se em particular R
1
=0 e R
2
=, obtm-
se o circuito particular esquematizado na Figura 6.7




Fig. 6.7
) ( 1 ) (
1
2
Off set V
R
R
Off set V
i o
|
|
.
|

\
|
+ =


+
-
V
o

V
f

V
s

V
d

O circuito da Figura 6.7 contm uma realimentao unitria. Dele conclui-se
facilmente que:




O circuito seguidor de tenso esquematizado na Figura 6.7 possui uma
altssima impedncia de entrada e uma baixssima impedncia de sada,
uma vez que para este caso B=1, enquanto para as configuraes
anteriores B<1.

Algumas aplicaes do seguidor de tenso:
i) isolador de estgios
ii) reforador de corrente
iii) casador de impedncias

Dos circuitos base de Amp-Op, o seguidor de tenso o que apresenta
caractersticas de impedncias mais prximas das ideais.
) 12 . 6 ( 1 = ~ =
s
s
s
o
vf
v
v
v
v
A
Em alguns casos, acrescentam-se dois resistores ao circuito seguidor de
tenso do tipo esquematizado na Figura 6.7.
Esses resistores possuem o mesmo valor de resistncia, sendo um deles
conectado ao terminal no inversor e o outro conectado em lugar do fio
existente entre a sada e o terminal inversor. A colocao desses resistores,
cujo objetivo proporcionar um balanceamento do ganho e das correntes, re-
sulta no circuito esquematizado na Figura 6.8, onde R
S
=R
f









Fig.6.8



+
-
V
o

V
f

V
s

V
d

R
S

R
f

O circuito da Figura 6.8 mantm o ganho unitrio do circuito da Figura 6.7,
que A
vf
=1.
Na Figura 6.9 ilustra-se a utilizao do Buffer no casamento da impedncia de
sada de um gerador de sinal com um amplificador de baixa impedncia de en
trada.









Fig. 6.9
Se as amplitudes dos sinais envolvidos so relativamente altas, no
necessrio colocar R
S
em substituio ao fio do elo de realimentao, uma
R
s

+
-
V
S
R
i

R
s

V
o

Amplificador de baixa
Impedncia de entrada R
i

Gerador de Sinal
vez que o erro produzido no aprecivel.
6.5. Associao de Estgios no-interagentes em Cascata
Os estgios conectados em cascata de modo que qualquer um deles no
produz efeito de carga sobre o estgio anterior, dizem ser no interagentes.
Isto s possvel se a impedncia vista pela sada de cada estgio infinita.

Na Figura 6.10 mostra o diagrama em blocos de uma associao de n es-
estgios conectados em cascata.






Considerando que esta associao de estgios no interagentes, o
ganho de tenso de qualquer estgio, A
vi
, calculado da mesma maneira
que se calcularia se os estgios estivessem todos desconectados.
V
i
A
v1
V
o1
A
v2
V
o2
A
v3
V
o3
A
vn
V
o

Fig. 6.10
O ganho de tenso global dado por:
O ganho em decibel :



So exemplos de associao de estgios em cascata no-interagentes,
aquelas compostas por:
a) seguidor de tenso
b) amplificador no-inversor
c) amplificador inversor com R
1
de alto valor

Para uma associao em cascata de diversos estgios no interagentes,
ocorre um estreitamento da largura de faixa. A anlise para este caso
um pouco complexa. Mas, considerando o caso particular de n estgios
idnticos em cascata, a anlise se torna mais simples, e consequente-
) 13 . 6 (
3 2 1 vn v v v
i
o
vT
A A A A
v
v
A = =
) 14 . 6 (
, , 3 , 2 , 1 , dB vn dB v dB v dB v dB vT
A A A A A + + + + =
mente a largura de faixa fica mais simples, sendo dada por:
onde:
(BW)
T
a largura de faixa da associao
(BW) a largura de faixa de cada estgio individual
n o nmero de estgios idnticos

Atravs da equao (6.15) observa-se que, de fato, a largura de faixa
resultante menor do que a largura de faixa de cada estgio individualmente.

6.6. Amplificador Somador Inversor
O amplificador somador inversor pode ser visto como uma extenso do circui-
to amplificador inversor da Figura 6.1, para mais de uma entrada. Ou seja, o
amplificador somador inversor um amplificador inversor com mais de uma
entrada.
) 15 . 6 ( 1 2 ) ( ) (
) / 1 (
=
n
T
BW BW
Um amplificador somador com trs entradas est esquematizado na
Figura 6.11
Note a presena de um resistor de equalizao para reduzir a tenso de offset
o qual o equivalente paralelo:












Fig.6.11

f e
R R R R R // // //
3 2 1
=
R
f

R
2
x


-
+
V
o
i
2

i
f

V
1

V
d

R
e

i
1

V
2

V
3

i
3

R
1

R
3

Aplicando a LCK ao n x do circuito esquematizado na Figura 6.11, segue que
De acordo com o mesmo circuito, as correntes i
1
, i
2
, i
3
e i
f
so dadas por:








Substituindo as Equaes (6.17) na Equao (6.16), obtm-se:


Ou, equivalentemente,
) 16 . 6 (
3 2 1 f
i i i i = + +
) 17 . 6 (
1
1
1
1
1
a
R
v
R
v v
i
d
=

=
) 17 . 6 (
2
2
2
2
2
b
R
v
R
v v
i
d
=

=
) 17 . 5 (
3
3
3
3
3
c
R
v
R
v v
i
d
=

=
f
o
R
v
R
v
R
v
R
v
= + +
3
3
2
2
1
1
) 18 . 6 ( ) (
3
3
2
2
1
1
v
R
R
v
R
R
v
R
R
v
f f f
o
+ + =
Alguns casos particulares do circuito amplificador somador, merecem
destaque
a) Para R
1
=R
2
=R
3
=R
f
, obtm-se a seguinte expresso particular de (6.18):



b) Para R
1
=R
2
=R
3
=3R
f,
obtm-se a expresso particular de (6.18):




que fornece a mdia aritmtica dos sinais aplicados.





) 19 . 5 ( ) (
3 2 1
a v v v v
o
+ + =
) 19 . 6 (
3
3 2 1
c
v v v
v
o
|
.
|

\
|
+ +
=
6.7. O Amplificador Somador no inversor
Um amplificador somador no inversor est esquematizado na Figura 6.12.














Fig.6.12
R
R
f



+
-
V
o

V
f

V
3

V
d

R
1

R
2
x
R
3

V
1

V
2

i
1

i
2

i
3

Aplicando a LCK ao n x do circuito da Figura 6.12, segue que
Visando obter uma expresso para V
x
, da equao acima obtm-se



ou, equivalentemente:




O restante do circuito da Figura 6.12, a partir do ponto x at o terminal de sa-
ida do amplificador operacional, forma um amplificador no inversor estudado
Anteriormente.
0
3
3
2
2
1
1
=

R
v v
R
v v
R
v v
x x x
0
3 3
3
2 2
2
1 1
1
= + +
R
v
R
v
R
v
R
v
R
v
R
v
x x x
) 20 . 6 (
) / 1 ( ) / 1 ( ) / 1 (
) / 1 ( ) / 1 ( ) / 1 (
3 2 1
3 3 2 2 1 1
R R R
v R v R v R
v
x
+ +
+ +
=
Portanto a tenso de sada V
o
:
Das Equaes (6.20) e (6.21), conclui-se que:




Para o caso particular em que R
1
=R
2
=R
3
=R e R
f
=0, tem-se:



o que significa que, para este caso particular, a tenso de sada igual
mdia aritmtica das tenses de entrada.
) 21 . 6 (
x
f
o
v
R
R R
v
|
|
.
|

\
|
+
=
) / ( ) / ( ) / (
] / ) [( ] / ) [( ] / ) [(
3 2 1
3 3 2 2 1 1
R R R R R R
v R R R v R R R v R R R
v
f f f
o
+ +
+ + + + +
=
3
3 2 1
v v v
v
o
+ +
=
6.8. Circuito Amplificador Subtrator
O amplificador subtrator permite que se obtenha em sua sada uma tenso
igual diferena duas tenses de entrada, multiplicada por um ganho. Este
circuito est esquematizado na Figura 6.13. Inmeras aplicaes desse
circuito so encontradas na instrumentao.









Fig.6.13
Considerando R
i
=, ento i
1
=i
2
, ou equivalentemente,


R
2

R
1
x


-
+
V
o

i
2

V
d

R
2

V
1

V
2

R
1

i
1

) 22 . 6 (
2 1
1
R
v v
R
v v
o x x

=

Considerando V
d
=0, ento
Substituindo (6.23) em (6.22), segue que:






Aps alguns passos algbricos, encontra-se




) 23 . 6 (
2
2 1
2
v
R R
R
v
x
|
|
.
|

\
|
+
=
2
2
2 1
2
1
2
2 1
2
1
R
v v
R R
R
R
v
R R
R
v
o

|
|
.
|

\
|
+
=
|
|
.
|

\
|
+

) (
1 2
1
2
v v
R
R
v
o
=
7. CIRCUITOS INTEGRADORES E DIFERENCIADORES
Os circuitos integradores e diferenciadores se constituem em aplicaes line-
ares mais complexas do que aquelas estudadas na unidade anterior, devido
presena de capacitores nos circuitos. Assim como na unidade anterior,
nesta unidade, consideram-se caractersticas ideais para o Amp. Op.: R
i
=,
v
d
=0, ...
7.1. Circuito inversor generalizado
A Figura 7.1 de um circuito inversor com impedncias generalizadas Z
1
e Z
2










Fig. 7.1
Z
2

Z
1



-
+
V
o

i
1

i
2

V
s

V
d

As impedncias Z
1
e Z
2
representam associaes genricas de resistores e
capacitores, onde raramente so incluidos indutores.
O amplificador inversor estudado na unidade anterior um caso particular do
circuito inversor generalizado da Figura 7.1. Portanto, a funo de transfern-
cia de tenso, que uma extenso do ganho de tenso do amplificador
Inversor analisado anteriormente, dada por:



Esta equao pode ser usada para tratar outros casos particulares desta
configurao. Ela representa a relao entrada-saida desta configurao,
no domnio da frequncia.

7.2 Circuito diferenciador bsico
O circuito diferenciador apresenta uma sada proporcional taxa de variao
do sinal de entrada. A Figura 7.2 de um diferenciador bsico, que
mais um caso particular do circuito inversor generalizado da Figura 7.1.
A seguir obtm-se a relao entre a tenso de sada e a tenso de entrada no
domnio do tempo.
) 1 . 7 (
) (
) (
) (
1
2
Z
Z
s V
s V
s A
i
o
vf
= =
Aplicando a LCK ao n x, temos i
C
=i
R
. Esta equao equivalente a:










Fig. 7.2
Por outro lado, a relao entre a tenso de sada e a tenso de entrada, pode
ser expressa no domnio da frequencia, aplicando a funo de transferncia
definida em (7.1), conforme mostrado na sequncia, onde s=j, com =2 f.

) 2 . 7 (
0 ) 0 (
dt
dv
RC v
R
v
dt
v d
C
i
o
o i
=


-

+
R


C


i
R




v
o


v
i


i
C










) 3 . 7 (
) / 1 ( ) (
) (
1
2
sRC
sC
R
Z
Z
s V
s V
i
o
= = =
Exemplo 7.1 Suponha que um sinal de tenso triangular, como o que est
mostrado na Figura 7.3, aplicado entrada de um circuito diferenciador, co-
mo o que est esquematizado na Figura 7.2. Determine a forma de onda da
tenso de sada, V
o
(t) , colocando-a abaixo da forma de onda da tenso de
entrada, V
i
(t).






Fig. 7.3

Note que do instante t=0 at o instante t=T/2, o grfico de V
i
em funo de t
de uma reta, cujo coeficiente angular [V
PP
/(T/2)]. E do instante t=T/2 at
o instante t=T, o grfico de V
i
em funo de t de uma reta cujo coeficiente
angular negativo e igual -[V
PP
/(T/2)]. A tenso V
PP
a tenso pico a pico do
sinal e T o perodo.
V
i

-V
P

V
P

T/2 T
t
0
Portanto a tenso V
i
, dentro do intervalo 0 t T, definida por:


(7.4)


onde b e c so, respectivamente, as intersees das duas retas com o eixo
das tenses V
i
. Portanto, para cada par de retas que se repete periodicamen-
te, tem-se um par de valores (b,c) diferente.
Com esta observao, as expresses acima generalizam a representao do
sinal da tenso de entrada, apresentado na Figura 7.3, para todo 0 t<.
Aplicando a Equao (7.2), obtm-se a tenso de sada no domnio do tempo:


(7.5)

s < +
|
|
.
|

\
|

s s +
|
|
.
|

\
|
=
T t T para c t
T
V
T t para b t
T
V
t v
pp
pp
i
2 /
2
2 / 0
2
) (

s <
|
|
.
|

\
|
s s
|
|
.
|

\
|

= =
T t T para
T
V
RC
T t para
T
V
RC
dt
dv
RC t v
pp
pp
i
o
2 / 2
2 / 0 2
) (
Para concluir este exemplo, esboam-se as formas de onda das tenses
V
i
(t) e V
o
(t), conforme Figura 7.4, na qual o grfico de V
i
(t) idntico ao da
Figura 7.3. importante lembrar que tal grfico descrito pela funo definida
em (7.4). J a forma de onda da tenso de sada, V
o
(t), descrita pela
funo representada em (7.5).












Fig. 7.4
V
i

-V
P

V
P

T/2 T
t
0
2RC(V
PP
/T)
V
o

-2RC(V
PP
/T)
7.3 Circuito Diferenciador Prtico
Da expresso (7.3) note que [Vo(s) / Vi(s)] diretamente proporcional
freqncia f do sinal aplicado, o que torna o diferenciador bsico muito
sensvel a variaes de freqncia. Por isto, o diferenciador bsico da
Figura 7.2 apresenta srias desvantagens tais como:
- instabilidade de ganho
- sensibilidade a rudos
- processo de saturao muito rpido
Para solucionar esses problemas, acrescentam-se ao circuito da Figura 7.2:
um resistor em srie com o capacitor de entrada e outro no terminal da entra-
da no inversora do operacional, obtendo-se o circuito esquematizado na
Figura 7.5.





-

+
R
2




C

i
2




v
o



R
1

v
i



i
1






Fig. 7.5

Este mais um caso particular do circuito da Figura 7.1. Portanto, para este
circuito, pode-se aplicar a expresso (7.1) para encontrar a funo de transfe-
rncia:



Da expresso (7.6) note que, para frequncias de magnitudes tais que
R
1
C >> 1, obtm-se a expresso aproximada:



E, para frequncias tais que R
1
C << 1, a Equao (7.6)
aproximadamente equivalente a:



Da anlise acima, observa-se que, para altas frequncias, o circuito da Figura
7.5 se comporta como um amplificador inversor de ganho (R
2
/ R
1
), enquanto
para as baixas frequncias, ele se comporta como um diferenciador inversor.
) 6 . 7 (
1 / 1 ) (
) (
1
2
1
2
1
2
+
=
+
= =
C sR
C sR
sC R
R
Z
Z
s V
s V
i
o
1
2
1
2
) (
) (
R
R
C sR
C sR
s V
s V
i
o
= ~
C sR
s V
s V
i
o
2
) (
) (
~
o circuito se comporta aproximadamente como um diferenciador e acima do
qual o mesmo atua aproximadamente como um amplificador inversor. Denota-
se esta frequncia limite por
L
=2 f
L
, que exatamente a frequncia de
corte da rede de atraso do diferenciador, ou seja:


Convm ressaltar que as duas aproximaes feitas anteriormente para a
Equao (7.6) e, por conseguinte para o circuito 7.5, so verdadeiras somen-
te para frequncias bem afastadas de f
L
, esquerda ou direita desta.
Finalmente, apresentam-se condies de projeto para que o diferenciador
prtico tenha uma sada mais precisa. Essas condies so as seguintes:
(a) R
1
C T/10
(b) R
2
10 R
1

ou seja, a constante de tempo da rede de atraso da entrada deve ser muito
menor (pelo menos 10 vezes) do que o perodo do sinal aplicado e o ganho
em altas frequncias poder ser estabilizado em torno de 10.
Portanto, pode-se estabelecer um valor limite de frequncia, abaixo do qual
C R
f
L
1
2
1
t
=
importante ressaltar que a condio (b) opcional e pode no ser adequada
ao projeto. Por outro lado, a condio (a) fundamental e deve ser aplicada.


7.4 Circuito Integrador Bsico
Estuda-se nesta seo um dos circuitos mais importantes envolvendo o am-
plificador operacional. Na Figura 7.6 est esquematizado um integrador
bsico. A chave ch serve para remover cargas residuais no capacitor, quando
Isto for necessrio. A referida chave s deve ser fechada com o circuito previ-
amente desligado. Quando este procedimento feito, o capacitor se
descarrega.
Com a considerao de que o amplificador operacional ideal, ento vale a
seguinte anlise para o circuito da Figura 7.6.


) 8 . 7 (
1 ) 0 ( ) 0 (
2 1
}
=

= dt v
RC
v
dt
v d
C
R
v
i i
i o
o i
Aplicando a Equao (7.1) para determinar a funo de transferncia do caso
particular do circuito da Figura 7.6, tem-se:















-

+
C



R

i
2





v
o



v
i

i
1








Fig. 7.6
) 9 . 7 (
1 ) / 1 (
) (
) (
) (
1
2
sRC R
sC
Z
Z
s V
s V
s A
i
o
vf
= = = =
Exemplo 7.2 Suponha que um sinal de tenso retangular, como o que est
mostrado na Figura 7.7 aplicado a um circuito integrador bsico, como o que
est esquematizado na Figura 7.6. Determine a forma de onda da tenso de
sada, V
o
(t) , colocando-a abaixo da forma de onda da tenso de entrada, V
i
(t).






Fig. 7.7
Inicialmente determinam-se as expresses que descrevem a forma de onda
da tenso V
i
(t), dada na figura acima, resultando em:


(7.10)

s <
s s
=
T t T para V
T t para V
t v
p
p
i
2 /
2 / 0
) (
V
P

V
i

-V
P

t
0 T/2 T 3(T/2) 2T
O prximo passo determinar a expresso temporal da tenso de sada, V
o
(t)
que feito aplicando-se a equao (7.8), conforme mostrado a seguir:





Resolvendo a integrao geral acima, encontra-se:



(7.11)


onde a e b so constantes que aparecem devido inexistncia de limites
de integrao. Para cada ciclo do sinal, tem-se um par de valores (a,b)
diferente. O par (a,b) para um dado ciclo pode ser determinado em funo
das condies de contorno, como mostrado na sequncia. Para o primeiro
ciclo do sinal por exemplo, suponha a condio de contorno V
o
(0)= -V
o
(T/2)

s <
s s
= =
}
}
}
T t T para dt V
RC
T t para dt V
RC
dt t v
RC
t v
p
p
i o
2 /
1
2 / 0
1
) (
1
) (

s < +
|
|
.
|

\
|
s s +
|
|
.
|

\
|

=
T t T para b t
RC
V
T t para a t
RC
V
t v
p
p
o
2 /
2 / 0
) (
Portanto, as constantes a e b podem ser determinadas adotando-se o
seguinte procedimento:
1
o
) De acordo com a primeira expresso de (7.11), a tenso V
o
(0) :



2
o
) Ainda de acordo com a primeira expresso de (7.11), a tenso V
o
(T/2)



Como V
o
(0)= -V
o
(T/2) , como suposto anteriormente, ento



3
o
) Para determinar b, considere que em t=T/2 as duas expresses de (7.11)
assumem o mesmo valor. Isto feito a seguir:
a v a
RC
V
v
o
p
o
= +
|
|
.
|

\
|
= ) 0 ( 0 ) 0 (
a T
RC
V
T v a
T
RC
V
T v
p
o
p
o
+
|
|
.
|

\
|
= +
|
|
.
|

\
|
=
2
) 2 / (
2
) 2 / (
p
p
V
RC
T
a a T
RC
V
a
|
.
|

\
|
=
|
|
.
|

\
|
=
4
1
2
p
p p
V
RC
T
b b
T
RC
V
a
T
RC
V
|
.
|

\
|
= +
|
|
.
|

\
|
= +
|
|
.
|

\
|

4
3
2 2


(7.12)


O valor de pico do sinal de sada pode ser obtido calculando-se V
o
(0):



Como o sinal peridico, os outros ciclos so formados por segmentos
tos de reta paralelos, respectivamente, aos segmentos representados pelas
Equaes (7.12), e que cruzam o eixo dos t em valores (2q+1)(T/4), q=0,1,...
Seguindo esta orientao, obtm-se a forma de onda do sinal de sada, o qual
est esboado na Figura 7.8, juntamente com o sinal de entrada. Os valores
de pico da tenso de sada so:


Reescrevendo (7.11) com os valores de a e b encontrados, temos:

s <
|
.
|

\
|

|
|
.
|

\
|
s s
|
.
|

\
|
+
|
|
.
|

\
|

=
T t T para V
RC
T
t
RC
V
T t para V
RC
T
t
RC
V
t v
p
p
p
p
o
2 /
4
3
2 / 0
4
1
) (
p p o p
p
o p o
V
RC
T
V V
RC
T
RC
V
v V
|
.
|

\
|
=
|
.
|

\
|
+
|
|
.
|

\
|
= =
4
1
4
1
0 ) 0 (
, ,
p p o
V
RC
T
V
|
.
|

\
|
=
4
1
,
De (7.9), fazendo s=j, obtm-se a funo de transferncia senoidal:


Como o mdulo |A
vf
| inversamente proporcional frequncia , o circuito
no to sensvel a rudos de alta freqncia quanto o diferenciador. Entretan
to, para pequeno |A
vf
| alto. Para 0 implica |A
vf
| . Na seo se-
guinte apresenta-se um circuito que permite estabilizar |A
vf
| para baixo .









Fig. 7.8
) 13 . 7 (
1 1
) ( j
RC RC j
j A
vf
|
|
.
|

\
|
= =
e e
e
V
P

V
i

-V
P

t
0 T/2 T 3(T/2) 2T
V
o

-V
o,p

V
o,p

T 2T
t
0
T/2 3T/2
7.5 Circuito Integrador Prtico
O circuito esquematizado na Figura 7.9 de um integrador que proporciona
uma estabilizao do mdulo da funo de transferncia para sinais de baixa
freqncia.









Fig. 7.9
Este mais um caso particular do inversor generalizado da Figura 7.1. Logo:



-

+
R
2



C
R
1





v
o


v
i




R
B
=R
1
//R
2





) 14 . 7 (
) 1 (
] / 1 /[ ] / [
) (
) (
2 1
2
1
2 2
1
2
+
=
+
= =
C sR R
R
R
sC R sC R
Z
Z
s V
s V
i
o
Para baixos valores de , tais que R
2
C << 1, a Expresso (7.14)
aproximadamente:


E para altos valores de , tais que R
2
C >> 1, a Expresso (7.14)
aproximadamente:



Portanto pode-se observar que em baixas frequncias o circuito da Figura 7.9
funciona aproximadamente como um amplificador inversor de ganho (R
2
/R
1
)
e em altas frequncias ele funciona como um integrador, cuja funo de trans
ferncia aproximadamente igual a (1/sR
1
C).

Com base no que foi exposto acima, define-se uma freqncia limite
L
,
abaixo da qual o circuito funciona como um amplificador inversor e acima da
qual o circuito funciona como um integrador. Considerando
L
=2 f
L
, esta
freqncia dada por

1
2
) (
) (
R
R
s V
s V
i
o
~
C sR s V
s V
i
o
1
1
) (
) (
~
) 15 . 7 (
2
1
2
C R
f
L
t
=
Finalmente apresentam-se duas condies de projeto que permitem melhorar
a resposta do integrador prtico. Essas condies so as seguintes:
a) R
1
C 10 T
b) R
2
10 R
1

onde T o perodo do sinal aplicado.
A condio (a) fundamental mas a condio (b), apesar de permitir uma ti-
ma estabilidade ao circuito, considerada opcional no projeto do integrador
prtico.








8. CIRCUITOS NO-LINEARES COM AMP. OP.
Numa grande classe de circuitos com amplificador operacional, este
conectado de tal forma que sua tenso de sada sempre est em algum nvel
de saturao. Em tais circunstncias, o amplificador operacional est
operando em regio no linear de sua curva de transferncia. Essa uma
classe de circuitos no-lineares. Nesta unidade so apresentados alguns
circuitos no-lineares bsicos com amplificadores operacionais.


8.1 Circuitos com Diodo de preciso
As caractersticas no ideais de um diodo retificador podem ser compensadas
utilizando amplificador operacional como mostrado nesta seo. Isto reduz o
efeito da barreira de potencial do diodo, permitindo o seu uso para sinais de
nvel baixo (de amplitude comparvel barreira de potencial do diodo). A
seguir so revisados alguns circuitos com diodos de preciso (tambm
chamados diodos ativos), existentes na literatura tcnico-cientfica.

8.1.1 Retificador de meia-onda de preciso
O circuito esquematizado na Figura 8.1 de um retificador de meia onda com
diodo de preciso. As formas de onda das tenses de entrada e sada esto
mostradas na figura.
Observe que foi empregada uma realimentao negativa envolvendo o diodo
e o amplificador operacional, onde a saida do Amp. Op. conectada ao
anodo do diodo.








Para a parte positiva do sinal de entrada V
i
, ou seja para V
i
> 0, a tenso na
sada do amplificador operacional positiva, polarizando diretamente o diodo.
Como o Amp. Op. de alto ganho, desde pequenas tenses positivas de V
i
o diodo encontra-se polarizado diretamente, o que torna desprezvel sua
barreira de potencial. Para este semiciclo da tenso V
i
, o circuito da Fig. 8.1
aproximadamente equivalente ao circuito da Figura 8.2 (a), para o qual V
L
=V
i




v
d
-
R
L
v
L


+


v
i







Fig. 8.1
v
i

t

v
L


t
Para a parte negativa do sinal de entrada, a tenso de sada do amplificador
operacional negativa, polarizando inversamente o diodo, de tal modo que o

circuito da Figura 8.1 torna-se aproximadamente equivalente ao circuito da
Figura 8.2(b).















Fig. 8.2

v
d
-
R
L
v
L
=0

+


v
i






(b)

v
i

t

v
L

t

v
d
-
R
L
V
L
=v
i

+


v
i







(a)
V
i

V
L

O alto ganho diferencial do amplificador operacional elimina o efeito da
Barreira de potencial do diodo. Isto est ilustrado atravs do problema simples
apresentado na seqncia.
Problema ilustrativo
Sabendo que a barreira de potencial do diodo 0,7 V e o ganho do
amplificador operacional A
d
= 100.000, qual o mnimo valor positivo da
tenso de entrada, V
i
(t), necessrio para polarizar diretamente o diodo ?

Soluo
A mnima tenso positiva na sada do amplificador operacional necessria
para polarizar diretamente o diodo um pouco maior que 0,7V. Seja V
iL
a ten
so de entrada correspondente ao valor limite de 0,7 V na saida do Amp. Op.
ento vale a seguinte igualdade:

Desta igualdade encontra-se o valor limite V
iL
:


iL d
V A = 7 , 0
V V
V
V
iL iL
7
000 . 100
7 , 0
= =
Portanto, seja V
i,min
o valor mnimo da tenso de entrada necessrio para
polarizar diretamente o diodo, ento
V
i,min
> 7 V
Observe que, devido utilizao do Amp. Op., uma tenso de entrada acima
de apenas 7V suficiente para fazer o diodo conduzir.

8.1.2. Detector de pico de preciso
Para a deteco de pico de sinais pequenos, pode-se usar um circuito
denominado detector de pico ativo, cujo esquema est mostrado na Figura 8.3









v
d
-
C R
L
v
L


+


v
i







Fig. 8.3

V
p

V
L

V
i

Novamente, a mnima tenso do sinal de entrada necessria para polarizar
diretamente o diodo na ordem de microvolts. Este circuito permite detectar o
pico de sinais de nvel baixo. Para conseguir uma deteco de pico de sinais
de nvel baixo praticamente perfeita deve-se fazer a constante de tempo de
descarga, R
L
C, muito maior do que o perodo do sinal de entrada. A tenso
mdia na carga



Se o sinal detectado tiver que ser aplicado a uma carga muito pequena, pode-
se evitar o efeito dessa carga utilizando um buffer, como ilustrado abaixo


C R f
V C R f
V
L
p L
med
2 1
2
+
=
+


v
i









v
d
-
C R
L




+
-
baixo
resistor
de carga
Buffer
O buffer, tambm chamado seguidor de tenso, isolar o pequeno resistor de
carga do detector de pico. Isto impede que o pequeno resistor de carga des-
carregue o capacitor de forma mais rpida.

Para que o erro entre a tenso de sada e a tenso de pico de entrada seja
inferior a 5%, a constante de tempo R
L
C deve ser pelo menos 10 vezes
maior do que o perodo T da frequncia mais baixa do sinal de entrada, ou
seja:
R
L
C > 10 T
comum a incluso de um bloco de reativao (reset) num circuito detector
de pico positivo ativo, como ilustrado na Figura 8.4.




+5V
0V
Fig. 8.4

v
d

C R
L
v
L


+
-
v
i





R
B

Reativao
O bloco de reativao composto pelo transistor, que funciona como cha-
chave, e pelo resistor R
B
, conectado base desse transistor. Para um nvel
baixo de tenso aplicado base do transistor, este opera no corte, assemel-
hando-se a uma chave aberta. Neste caso o bloco de reativao fica desco-
nectado do circuito detector de pico ativo, o que torna este circuito equivalen-
te ao da Figura 8.3 , analisado anteriormente. Para um nvel alto de tenso
aplicado entrada do transistor, este opera na saturao, assemelhando-se
a uma chave fechada, o que provoca uma descarga rpida do capacitor.
O motivo de se utilizar um bloco de reativao a grande constante de tempo
de descarga, que faz com que o capacitor mantenha sua carga por um longo
tempo, mesmo que o sinal de entrada seja retirado.

8.1.3. Limitador positivo de preciso
Um circuito limitador positivo usando amplificador operacional est esquema-
tizado na Figura 8.5. Note que o sinal de tenso V
i
est aplicado entrada
Inversora, via resistor R . Na seqncia apresenta-se a anlise deste circuito.
Para V
i
< V
ref
, a pequena tenso diferencial V
d
negativa, ou seja,
V
d
=(V
i
-V
ref
)<0. Conseqentemente, a tenso na sada do amplificador
operacional positiva, fazendo com que o diodo fique polarizado
Inversamente e funcione como um circuito aberto. Por isto, o amplificador
operacional fica desligado do circuito, tornando este, equivalente ao circuito
esquematizado na Figura 8.6 (a), para o qual V
o
=V
i

Para V
i
> V
ref
, a pequena tenso diferencial V
d
positiva, ou seja,
V
d
=(V
i
-V
ref
)>0. Conseqentemente, a tenso na sada do amplificador
operacional negativa, fazendo com que o diodo fique polarizado diretamen-
te, resultando no circuito equivalente esquematizado na Figura 8.6(b), V
o
=V
ref







Fig. 8.5





(a) (b)
Fig. 8.6
R

-
v
o

V
ref

v
i


v
d

+
v
i


t
v
o


t
v
o
= v
i
v
i

R
para V
i
<V
ref

R

-
+ v
o
= V
ref


V
ref

v
i


v
d

para V
i
>V
ref

Em resumo, para o circuito limitador da Figura 8.5, a tenso de sada :



8.1.4 Grampeador positivo de preciso
Um circuito grampeador positivo de preciso, tambm chamado grampeador
positivo ativo, est esquematizado na Figura 8.7. Ele fornece em sua sada
um sinal de tenso, que consiste numa componente DC mais uma
componente AC idntica ao sinal de entrada.






Fig. 8.7

>
<
=
ref i ref
ref i i
o
V v para V
V v para v
v
C

- +
V
p


-
+ R
L
v
L



v
i


v
d

v
i

V
p
t
v
L
+2V
p

t
Durante o primeiro quarto de ciclo negativo da tenso de entrada, a tenso
diferencial v
d
negativa, o que produz uma tenso positiva na sada do
amplificador operacional, fazendo com que o diodo fique polarizado
diretamente. Isto permite que o capacitor se carregue at que sua tenso
atinja o valor de pico da tenso de entrada V
P
, com a polaridade indicada na
Figura 8.7.
Imediatamente aps o primeiro pico negativo da tenso de entrada, a tenso
diferencial v
d
passa a ser positiva, produzindo uma tenso negativa na sada
do amplificador operacional e polarizando inversamente o diodo. Assim, o
amplificador operacional fica desligado e, conseqentemente, o circuito torna-
se equivalente ao circuito esquematizado na Figura 8.8





Fig.8.8
V
p


- +
v
i

V
L

Aplicando a Lei das tenses de Kirchhoff ao circuito da Figura 8.8, encontra-

se:

Esta expresso para v
L
corresponde forma de onda mostrada nos terminais
da carga do circuito da Figura 8.7.
Novamente, a utilizao do amplificador operacional permite obter um
excelente grampeamento , mesmo quando os sinais de entrada so de nvel
baixo. Um grampeador negativo ativo pode ser obtido invertendo-se o diodo
do circuito da Figura 8.7.

8.2. Circuitos comparadores
Em muitos sistemas, freqentemente necessita-se comparar uma varivel
com outra para verificar, a todo instante, qual delas est maior. Uma vez que
as variveis a serem comparadas, entre si, esto na forma eltrica, um circuito
comparador pode ser utilizado para realizar a comparao desejada. Alguns
exemplos de circuitos comparadores so apresentados na seqncia. Um
exemplo de aplicao prtica de circuitos comparadores em sistema de
controle de nvel de lquido em reservatrio, onde sensores de nvel so usa-
) ( t sen V V V v v
p p p i L
e + = + =
dos para converter nvel de lquido em tenso eltrica.

8.2.1 Circuitos comparadores bsicos
Um primeiro exemplo de circuito comparador bsico, utilizando amplificador
operacional ligado em malha aberta, est esquematizado na Figura 8.9 (a).






(a) (b)
Fig. 8.9

A tenso de sada, V
o
, depende da tenso de entrada, V
i
, de acordo com o
grfico da Figura 8.9(b) ou de acordo com a seguinte equao:


onde
A
d
: o ganho diferencial do amplificador operacional
V
ref
: uma tenso de referncia.
+V
CC

v
i
+
- v
o

V
ref

-V
EE

V
sats

V
ref

V
sati

V
o

V
i

) 1 . 8 ( ) (
ref i d o
V v A v =
Como o valor de A
d
muito alto (idealmente ), a Equao (8.1) pode nos
levar a pensar que V
o
vai para . Entretanto, o Amp. Op. tem compliance
limitada, o que faz com que a tenso de sada, V
o
, sempre assuma algum
nvel de saturao: ou superior, V
sats
, ou inferior, V
sati
, de modo que a
Equao (8.1) equivalente a



A Equao (8.2) corresponde curva de transferncia de V
o
versus V
i
mos-
trada na Figura 8.9 (b).
Segundo exemplo de comparador
Invertendo-se a polaridade da fonte de tenso V
ref
do comparador da Figura
8.9(a), obtm-se o comparador da Figura 8.10(a).







(a) (b)
Fig. 8.10
) 2 . 8 (
5 , 1 ,
5 , 1 ,

= >
+ = <
=
V V V onde V v para V
V V V onde V v para V
v
CC sats ref i sats
EE sati ref i sati
o
+V
CC
v
i
+
- v
o

V
ref
-V
EE

V
o

V
i

V
sats

V
sati

-V
ref

Note que a curva de transferncia da Figura 8.10 (b) difere da curva de trans-
ferncia do exemplo anterior quanto ao ponto de comutao -V
ref
.
Portanto, a tenso de sada dada por



Terceiro exemplo de comparador
Para os dois exemplos de comparador considerados anteriormente, note que
a tenso V
i
est aplicada entrada no inversora do Amp. Op. O presente
exemplo considera um comparador no qual a tenso V
i
aplicada entrada
inversora, enquanto a tenso V
ref
aplicada entrada no inversora, como
mostrado na Figura 8.11(a).




(a) (b)
Fig. 8.11

>
<
=
ref i sats
ref i sati
o
V v para V
V v para V
v
+V
CC
v
i
-
+ v
o

V
ref
-V
EE

V
o

V
sats

V
ref

V
i

V
sati

Note que a curva de transferncia da Figura 8.11(b) equivalente curva da
Figura 8.9(b) rotacionada de 180
o
em torno do eixo horizontal.
Levando em considerao que, para o presente exemplo, a tenso V
i
est apli
cada entrada inversora, ento a tenso de sada dada por



Quarto exemplo de comparador
Invertendo-se a polaridade da fonte de tenso de referencia V
ref
do circuito da
Figura 8.11(a), obtm-se mais um comparador simples, como mostrado na
Figura 8.12(a), cuja curva de transferncia V
o
x V
i
est esboada na Figura
8.12(b)



(a) (b)
Fig. 8.12

>
<
=
ref i sati
ref i sats
o
V v para V
V v para V
v
+V
CC
v
i
-
+ v
o

V
ref
-V
EE

v
o

V
sats


-V
ref
v
i


-V
sat

Para este exemplo a tenso de sada V
o
dada por



Quinto exemplo de circuito comparador
Para o caso particular em que V
ref
= 0 V, o comparador da Figura 8.9(a), trans
forma-se na forma mais simples de comparador, mostrada na Figura 8.13(a),
cuja curva de transferncia est mostrada na Figura 8.13(b).




(a) (b)
Fig. 8.13
A tenso de sada :

>
<
=
ref i sati
ref i sats
o
V v para V
V v para V
v
,
,
+V
CC
v
i
+
- v
o

-V
EE

v
o


+V
sat


v
i


-V
sat

> +
<
=
0 ,
0 ,
i sat
i sat
o
v para V
v para V
v
Comentrios gerais sobre os comparadores bsicos
Uma maneira de obter, na pratica, a tenso de referencia V
ref
atravs de um
divisor de tenso, contendo a fonte de alimentao (V
CC
ou V
EE
) , como no
exemplo ilustrado na Figura 8.14








(a) (b)
Fig. 8.14
Existe ainda uma possibilidade de comparador no qual a tenso de alimenta-
o V
EE
nula. Isto equivalente, na pratica, ao aterramento do pino do Amp
Op. ao qual se aplica a alimentao V
EE
, como ilustrado na Figura 8.15.
+V
CC

v
i
+
- v
o

-V
EE

V
CC

R
1

R
2
C
+V
CC

v
i
+
- v
o

-V
EE

-V
EE

R
1

R
2
C
A tenso de referencia, aplicada entrada inversora, positiva e igual a

Este caso pode ser visto como um caso particular do comparador da Figura
8.9(a), com V
EE
=0. Portando, aplicando a Equao (8.2) a este caso
particular, obtm-se o seguinte equacionamento para a tenso de sada










(a) (b)
Fig. 8.15
CC ref
V
R R
R
V
|
|
.
|

\
|
+
=
2 1
2

>
<
=
ref i sats
ref i
o
V v para V
V v para V
v
5 , 1
+V
CC

v
i
+
- v
o


V
CC

R
1

R
2
C
V
sats
=V
CC
-1,5V
V
ref

V
sati
=1,5V
V
o

V
i

Comparadores em Circuito Integrado
Um Amp. Op., como um 741C pode ser utilizado como um comparador, po-
rem com limitaes de velocidade como explicado na seqncia.

A taxa de variao da tenso de sada (Slew Rate) de um amplificador
operacional um parmetro definido por



O SR, que indica a velocidade com que a tenso de sada passa de um nvel
de saturao a outro, pode no ter um valor desejado. Para o 741C, esta taxa
tem o valor SR=0,5 V / s. Por exemplo, para comutar entre um nvel baixo de
-13,5 V e um nvel alto de +13,5V, a tenso de sada leva o seguinte tempo


| |
s t
s V
V V
SR
V
t
o

54
/ 5 , 0
) 5 , 13 ( 5 , 13
=

= = A
A
A
t
V
SR
o
A
A
=
Dependendo da situao prtica, deve-se optar por um Amp. Op. com taxa
de variao maior. O LM318 por exemplo tem uma taxa de variao igual a
SR=70s
Para comutar do nvel baixo de -13,5V para o nvel alto de +13,5V, o LM318
leva o seguinte tempo



Note que este tempo e bem menor do que aquele calculado para o Am. Op.
741C





| |
s t
s V
V V
SR
V
t
o

39 , 0
/ 70
) 5 , 13 ( 5 , 13
=

= = A
A
A