Tema: CI Digitales: Flip-Flop

Integrantes
Mara Beln Cevallos Giler
Zulayka Arroyo Pazmio
Paolo Arteaga Montesdeoca
Construir un Flip- Flop RS mediante
compuertas NOR
Observar la accin del Flip-Flop D
Observar la accin de Flip- Flop T
Observar la accin del Flip-Flop JK

Cuando ambas entradas de control son bajas,
no se puede presentar cambio en la salida y
el circuito se mantiene enclavado en su
ltimo estado. Esta condicin se llama estado
inactivo porque nada cambia.
Cuando R es baja y S es alta, el circuito hace
que la salida Q se vaya a alto. Por otro lado, si
R es alta y S es baja, la salida Q se restaura a
estado bajo. La salida Q es la inversa de la
salida Q.
Cuando las entradas R y S son altas en forma
simultnea. Esto se conoce como condicin
invlida, y nunca se usa porque conduce a
una operacin paradjica. Esto significa que
se trata de fijar y restaurar el flip-flop al
mismo tiempo, lo cual es una contradiccin.

Es un latch NOR o flip-flop RS. Como ilustra
la tabla,



una R baja y una S baja producen el estado
inactivo; en este estado el cir cuito almacena
o recuerda.
Una R baja y una S alta representan el estado
set, mientras que una R alta y una S baja
proporcionan el estado reset. Por ltimo, una
R alta y una S alta producen una condicin
invlida, donde la salida es incierta; por lo
tanto, se debe evitar R = 1 y S = 1 cuando se
usa un latch NOR.

Las condiciones inactiva e invlida son
inversas. Por lo tanto, siempre que use un
latch NAND, debe evitar tener ambas
entradas en estado bajo al mismo tiempo.

Las computadoras usan miles de flip-flop.
Para coordinar la accin global, a cada flip-
flop se enva una seal de onda cuadrada
denominada reloj. Esta seal evita que los
flipflop cambien de estado hasta que sea el
momento preciso.
La idea es sencilla: cuando el reloj es bajo, las
compuertas AND estn deshabilitadas y las
seales R y S no pueden alcanzar al flip-flop.
Pero cuando el reloj se va a estado alto, la
seales R y S pueden manejar al flip-flop que,
entonces, permanece en un estado fijo, se
restaura o no hace nada, dependiendo de los
valores de R y S. El punto es que el reloj
controla la temporizacin de la accin del
flip-flop.

Q se va a estado alto cuando S est en alto y
el CLK (reloj) se va a estado alto. Q regresa al
estado bajo cuando R est en alto y el CLK
(reloj) se va a alto. Una seal de reloj comn
para manejar muchos flip-flop permite
sincronizar la operacin de las diferentes
secciones de una computadora. Si CLK, R y S
estn en estado alto de manera simultnea,
se tiene una condicin invlida, la cual nunca
se debe usar en forma deliberada.

Un flip-flop D se disea especficamente para
almacenar el estado de datos que ingresan en
l y para mantener esa informacin hasta que
se cambien los datos y el flip-flop se dispare
mediante un pulso de reloj.

Debido al inversor, el bit de datos D maneja
la entrada S y su complemento, D, la entrada
R. Por lo tanto, una D alta fija al latch, y una
D baja lo restaura. La En especial es
importante que en esta tabla de verdad no
haya condicin invlida. El inversor garantiza
que S y R siempre estn en estados opuestos;
por lo tanto, es imposible tener una
condicin invlida.
En general, un flip-flop D es disparado por
reloj. Cuando CLK est en bajo, las
compuertas AND se deshabilitan y el Iatch RS
permanece inactivo. Cuando CLK est en alto,
D y D pueden pasar a travs de las
compuertas AND y fijar o restaurar el latch.

En la figura, la constante de tiempo del circuito
RC se disea para ser mucho ms pequea que
el ancho del pulso de reloj.




Por ello, el capacitor se puede cargar por
completo cuando el CLK se va a alto; al cargarse
este exponencial produce una espiga angosta de
voltaje positivo a travs del resistor.
Despus, el flanco de bajada del pulso de
reloj produce una espiga angosta negativa.
La espiga angosta positiva habilita las
compuertas AND por un instante; la espiga
angosta negativa no hace nada. El efecto es
activar las compuertas de entrada durante la
espiga positiva, que equivale a muestrear el
valor de D por un instante.
En este nico punto, D y su complemento
ingresan a las entradas del latch, forzando a
que Q se fije o restaure. Esta clase de
operacin se llama disparado por flanco
porque el flip-flop responde slo cuando el
reloj est cambiando de estado. El disparo en
el circuito de la figura se presenta cuando el
flanco del reloj se va a positivo (flanco de
subida); ste es el porqu se denomina
disparado por flanco de subida.
La idea crucial es: la salida puede cambiar slo
en el flanco de subida del reloj. Dicho de otra
manera: los datos se almacenan slo cuando el
flanco va a positivo.



La tabla de verdad para el flip-flop D disparado
por flanco es la misma que la del flip-flop D
disparado por reloj, excepto que la informacin
en CLK se cambia desde O para el ESTADO
ESTABLE Y 1 para __| , indicando la transicin
hacia positivo
Cuando por primera vez se aplica la
alimentacin de energa, los flip-flop se van a
estados aleatorios. Para inicializar algunas
computadoras, el operador debe oprimir un
botn de restauracin maestra. sta es una
seal de limpiado (restauracin) a todos los
flip-flop. En algunas computadoras tambin
es necesario prefijar ciertos flip-flop antes de
iniciar la corrida.

El disparado por flanco es el mismo que se
describi antes. Adems, las compuertas OR
permiten introducir un PREFIJADO alto o un
LIMPIADO alto cuando se desee. Un
PREFIJADO alto lleva al latch a una condicin
de fijacin; un LIMPIADO alto lo lleva a una
condicin de restauracin.
Algunas veces el PREFIJADO se conoce como
fijado directo y el LIMPIADO como restaurado
directo.
flip-flop D disparado por flanco de subida: La
entrada CLK tiene un pequeo tringulo, un
recordatorio del disparado por flanco.
Cuando vea este smbolo, recuerde qu
significa: la entrada D se muestrea y
almacena en el flanco de subida del reloj .
Tambin se incluyen las entradas de prefijado
y limpiado; si alguna de stas se va a alto, la
salida se fija o restaura.

el flip-flop D disparado por flanco de bajada:
En algunas aplicaciones es preferible tener las
entradas de PREFIJADO y LIMPIADO activadas
en bajo. Esto significa que un PREFIJADO bajo
fijar al flip-flop; un limpiado bajo lo
restaurar. Como recordatorio de la fase de
inversin, en las entradas de prefijado y
limpiado se muestran Crculos de inversin.

Flip-flop toggle (cola de rata)
La salidas del flip-flop conmutan o se
palanquean con cada transicin positiva del
reloj de entrada. Debido al acoplamiento en
cruz entre las salidas y las entradas, se
alimenta la condicin de entrada opuesta
despus de cada cambio de la salida. De este
modo, el flip-flop conmutar al estado
opuesto cuando se aplique el siguiente flanco
del reloj a la entrada CLK.

La frecuencia de salida en Q es un medio de
la frecuencia de la entrada CLK. Por ello, el
flip-flop toggle tambin se conoce como flip-
flop divisor entre 2.

Como antes, un circuito RC con una
constante de tiempo corta convierte el pulso
rectangular de CLK a espigas angostas.





Las entradas J y K son las entradas de control
y determinan qu har el circuito en el flanco
de subida de la seal de reloj.
Cuando J y K estn en bajo, ambas entradas
estn deshabilitadas y el circuito est
inactivo.
Cuando J es baja y K es alta, el flip-flop se
restaura. Por otro lado, cuando J es alta y K es
baja, el flip-flop se lleva al estado de fijacin
en el siguiente flanco positivo de CLK. La
ltima posibilidad es que ambas, J y K, sean
altas.

J= 1 Y K= 1 significa que el flip-flop estar
en toggle o conmutar en el siguiente flanco
positivo del reloj.




La Cuando J es alta y K es baja, el flanco de
subida del reloj fija Q en alto. Cuando J es
baja y K es alta, el flanco de subida del reloj
restaura Q a estado bajo.
Por ltimo, si ambas, J y K, estn en alto, la
salida conmuta una vez cada flanco de subida
del reloj.






El circuito est inactivo cuando el reloj est
en bajo, en alto o en su flanco negativo (de
bajada). De igual modo, el circuito est
inactivo cuando J y K son bajas.

El cambio de la salida se presenta slo en el flanco
de subida del reloj como indican las tres ltimas
entradas de la tabla. La salida podra restaurarse,
fijarse o conmutar. Se dispone de una variedad de
flip-flop JK en forma de Cl.






a) disparado por flanco de subida con PREFIJADO y
LIMPIADO activados en alto; b) disparado por flanco
de subida con PREFIJADO y LIMPIADO activados en
bajo; c) disparado por flanco de bajada con
PREFIJADO y LIMPIADO activados en bajo.



MATERIAL NECESARIO
Fuente de alimentacin: una de +5 V.
Equipo: Generador de onda cuadrada y
osciloscopio; multmetro digital.
Cl: 7402, 7474, 7476.
Protoboard
4 LEDs rojos
4 LEDs verdes.
Resistores: 8 de 1 K y 8 de 10 K
Cables de conexin

Latch RS
1. Conecte el latch NOR de la figura.
(Recuerde que la terminal 14 va a +5 V y la
terminal 7 a tierra.)
2. Fije los interruptores R y S a las
combinaciones de entrada de la tabla. Siga el
orden que se muestra; registre las salidas Q y
Q para cada entrada.

R S Q Q
0 1 1 0
0 0 1 0
1 0 0 1
1 0 0 1
TABLA LATCH RS
3. Conecte el latch D disparado por reloj de la
figura. Conecte un generador de onda cuadrada a
la entrada CLK. Fije el generador para 5 V en 1
kHz.
4. Fije el interruptor D a la entrada baja. Mida y
registre Q y Q en la tabla.
5. Repita el paso anterior para el interruptor D en
la entrada alta.
6. Remueva el generador de onda cuadrada y fije
esta entrada a estado alto. Observe que la
conmutacin de la entrada D no causa que la
salida conmute.

TABLA LATCH D
D Q
Q
0 0 1
1 1 0
7. Conecte el circuito de la figura
8. Cierre SI y aterrice la entrada de reloj. Abra S2 y
cierre S3. Observe que el flip-f1op est en estado de
restauracin. Abra S3 y la salida Q deber
permanecer baja (se enciende el LED verde).
9. Cierre S2(prefijado) y la salida Q se deber ir a la
condicin de fijacin (se enciende el LED rojo). Abra
S2 y el flip-flop permanece en estado de fijacin. 10.
Cierre SI (entrada baja). Remueva la tierra a CLK y
reemplcela con el generador de onda cuadrada con
los valores del paso 3. Anote la salida Q en la tabla
11. Abra SI (entrada alta). Registre la salida Q en la
tabla.

TABLA FLIP-FLOP D DISPIRADO POR FLANCO
D CLK Q
0 0
1 1
12. Conecte el circuito de la figura. Con un 7476,
la terminal 5 se conecta a +5 V y la terminal 13
es tierra. Fije las entradas J y K en bajo. Conecte
el generador de onda cuadrada a la entrada CLK y
fjelo como en el paso 3.
13. Cierre S2 y abra S4. Observe cmo se prefija
la salida Q. Abra S2y cierre S4' site las entradas
J y K en la condicin de restauracin.
14. Abra S2 y S4
15. Inicialice otras entradas J y K de la tabla.
Anote las salidas Q. (Registre "Toggle" para la
ltima entrada si ste trabaja de manera
correcta).
16. Deje ambas entradas, J y K, en alto. Mida y
calcule la frecuencia de la salida Q y registre el
valor:

J K CLK Q
0 0 Hold
1 0 1
0 1 0
1 1 Toggle
TABLA FLIP-FLOP JK

Un flip-flop puede permanecer en su ltimo
estado hasta que un disparo externo lo fuerce
a otro estado. Por ello, ste es un elemento
de memoria.
En estado inactivo, un flip-flop almacena o
recuerda porque permanece en su ltimo
estado.
Una condicin invlida existe cuando R y S
son altas en un flip-flop RS. Este estado no
deseado est prohibido dado que representa
una contradiccin.
Una manera de construir un flip-flop RS es
con compuertas NOR con acoplamiento en
cruz. Como alternativa se pueden usar
compuertas NAND.
En general, la seal llamada reloj determina
cundo el flip-flop puede cambiar de estado.
Mediante la inclusin de un inversor, un flip-
flop RS se puede convertir en un flip-flop D.
La gran ventaja del flip-flop D es la ausencia
de la condicin invlida.

Un flip-flop D disparado por flanco de subida
almacena el bit de datos slo en el flanco de
subida del reloj.
El PREFIJADO Y el LIMPIADO permiten un
fijado directo o un restaurado directo de un
flip-flop, sin considerar qu hace el reloj.
Un flip-flop toggle cambia de estado cada
ciclo de reloj y se conoce como flip-flop
divisor entre 2.
Dependiendo de los valores de J y K un flip-
flop JK puede no hacer nada, fijarse,
restaurarse o conmutar.

Alimentar los CI con 5V ya que una tensin muy
elevada los puede averiar.
Verificar la configuracin de cada CI, poniendo
especial atencin en los pines de alimentacin
En los Latch RS, evitar llegar a la condicin
invlida, ya que esta crea una contradiccin.
En los flip-flop disparados por flanco, poner
especial atencin en el smbolo, para diferenciar
si son disparados por un flanco de subida o de
bajada.
En el caso de carecer de un generador de onda
cuadrada, se puede construir un reloj utilizado el
ne555, o el 4049 (probador de transistores)