Dispositivos lgicos

programables
Unidad 4:
Tomas Emanuel Ramirez Abarca
PLD (Programable Logic Device)
Un dispositivo lgico programable, o PLD (Programmable Logic Device), es
un dispositivo cuyas caractersticas pueden ser modificadas y almacenadas
mediante programacin
El principio de sntesis de cualquier dispositivo lgico programable se
fundamenta en el hecho de que cualquier funcin booleana puede ser
expresada como una suma de productos. El dispositivo programable ms
simple es el PAL (Programmable Array Logic).
El circuito interno de un PAL consiste en un arreglo, o matriz, de compuertas
AND y un arreglo de compuertas OR.
El arreglo AND es programable mientras que el OR generalmente es fijo.
Mediante una matriz de conexiones se seleccionan cuales entradas sern
conectadas al arreglo AND, cuyas salidas son conectadas al arreglo OR y de
esta manera obtener una funcin lgica en forma de suma de productos.
Una matriz de conexiones es una red de conductores distribuidos en filas y
columnas con un fusible en cada punto de interseccin.
Matriz Genrica Programable
Una Matriz Genrica Programable (GAL, Generic Array Logic) es una
denominacin que utilizaba originalmente Lattice Semiconductor y que ms
tarde se licenci a otros fabricantes. Un GAL en su forma bsica es un PLD
con una matriz AND reprogramable, una matriz OR fija y una lgica de
salida programable mediante una macrocelda. Esta estructura permite
implementar cualquier funcin lgica como suma de productos con un
numero de trminos definido.
CPLD
Un CPLD (Complex Programmable Logic Device) extiende el concepto de un
PLD a un mayor nivel de integracin ya que permite implementar sistemas
con un mejor desempeo porque utilizan menor espacio, mejoran la
confiabilidad en el circuito, y reducen costos. Un CPLD se forma con
mltiples bloques lgicos, cada uno similar a un PLD. Los bloques lgicos se
comunican entre s utilizando una matriz programable de interconexiones lo
cual hace ms eficiente el uso del silicio, conduciendo a un mejor
desempeo y un menor costo.
Matriz de Interconexiones Programables
La matriz de interconexiones programables (PIM) permiten unir los pines de
entrada/salida a las entradas del bloque lgico, o las salidas del bloque
lgico a las entradas de otro bloque lgico o inclusive a las entradas del
mismo. La mayora de los CPLDs usan una de dos configuraciones para esta
matriz: interconexin mediante arreglo o interconexin mediante
multiplexores
Bloques Lgicos
Un bloque lgico es similar a un PLD, cada uno pose un arreglo de
compuertas AND y OR en forma de suma de productos, una configuracin
para la distribucin de estas sumas de productos, y macroceldas. El tamao
del bloque lgico es una medida de la capacidad del CPLD, ya que de esto
depende el tamao de la funcin booleana que pueda ser implementada
dentro del bloque. Los bloques lgicos usualmente tienen de 4 a 20
macroceldas