MEMORIAS RAM

MARTNEZ GONZLEZ ANDREA

SNCHEZ GARCA EDGAR ARIEL
SOSA ELIAS OMAR

CONCEPTOS
Celda de memoria: Un dispositivo o circuito
elctrico utilizado para almacenar un bit.
Palabra de Memoria: Un grupo de bits
(Celdas) en una memoria, el cual representa
instrucciones o datos de cierto tipo. Los
tamaos de palabras en las computadoras
varan por lo general de 8 a 64 bits
Capacidad: Una manera de especificar
cuantos bits pueden almacenarse en un
dispositivo de memoria especifico.
4096(palabras)X20(bits)=81,920(tamao)
1K= 1024

MEMORIAS RAM
La memoria principal o RAM (acrnimo de Random Access Memory,
Memoria de Acceso Aleatorio) es donde el ordenador guarda los datos que est
utilizando en el momento presente. Se llama de acceso aleatorio porque el
procesador accede a la informacin que est en la memoria en cualquier punto
sin tener que acceder a la informacin anterior y posterior. Es la memoria que se
actualiza constantemente, mientras el ordenador est en uso y que pierde sus
datos cuando el ordenador se apaga.

MEMORIAS RAM
En las memorias RAM, la ubicacin fsica de una palabra de memoria no
tiene efecto sobre el tiempo que tardan las operaciones

ARQUITECTURA DE LA RAM
La RAM tiene capacidades de palabras de 1K, 4K, 8K, 16K, 64K,
128K, 256K Y 1024K, con tamaos de palabra de cada uno, cuatro u
8 bits,

Registr
o de
Entrada datos,
(lectura
de
y
datos
Entrad
escritur
a de la
a)
direcci
n

Salida
de
datos.

MEMORIA SRAM
(STATIC RANDOM ACCESS
MEMORY)

 Es la alternativa de la DRAM
No precisa tanta electricidad como una
DRAM.

Es mas rpida (en especial cuando se

encuentra en reposo)

Tiene un precio elevado

 Tiene un tiempo de acceso de

10

nanosegundos.

Es una memoria voltil

Debido a su compleja estructura interna, es
menos densa que DRAM

No es utilizada cuando es necesario

almacenar una gran cantidad de datos

DISEO
Son

de acceso aleatoria, lo que significa que

las posiciones en la memoria pueden ser
escritas o ledas en cualquier orden,
independientemente de la cual fuera la
ltima posicin de memoria accedida, Cada
bit se almacena en transistores.

MODOS DE OPERACIN DE
UNA SRAM

Tres estados
distintos de
operacin

Standby

En el cual el circuito
esta en reposo.

Reading

En fase de lectura,
durante el cual los
datos son ledos
desde la memoria.

Writing

En fase de escritura,
durante el cual se
actualizan los datos
almacenados en la
memoria

RAM DINMICA

DRAM
Se caracterizan por su gran capacidad, bajos
requerimientos de consumo de potencia y
velocidad de operacin media.

La DRAM guardan los unos y ceros como

cargas sobre pequeos capacitores MOS con
capacitancias de solo unos cuantos pico
faradios. Dada la tendencia que tienen estas
cargas a fugarse despus de cierto tiempo,
las DRAM requieren de la recarga peridica
de las celdas de memoria (refresco de la
DRAM).

La necesidad de refrescar las celdas es una

ESTRUCTURA Y OPERACIN DE
LA RAM DINMICA.
La arquitectura interna de una DRAM se
visualiza como una matriz formada por celdas
capaces de almacenar un bit

 En este caso existen 16,384 celdas

colocadas en una matriz de 128 X 128.
cada celda ocupa una posicin nica,
rengln y columna dentro de la matriz.
Se necesitaran 14 entradas para
direcciones a fin de seleccionar una de
las celdas (2^14=16,384) los bits A0
hasta A6 seleccionan el rengln, mientras
que los bits A7 hasta A13 seleccionan la
columna. Cada celda ser utilizada para
escritura o lectura.

Representacin simblica de una celda de una DRAM.

Muestra muchos de los detalles del circuito, pero este
diagrama se puede emplear para describir las ideas
esenciales que se encuentran detrs de la escritura o
lectura en una DRAM.

Los interruptores desde S1 hasta S4 son mosfet que

estn controlados por las salidas de varios
decodificadores. Se puede notar claramente que el
capacitor es la verdadera celda de almacenamiento.

Para escribir datos en la celda las seales que provienen de la

decodificacin de direcciones y de la lgica de lectura/escritura
cierran los interruptores S1 y S2 mientras se mantienen abiertos
S3 y S4. esto conecta la entrada de datos al capacitor. Una
entrada 1 lgico carga el capacitor y un nivel 0 lo descarga.

Para leer el dato contenido en una celda se cierran S1,S2 y S3

mientras que S1 se mantiene abierto esto conecta el capacitor
con un amplificador operacional el cual compara el voltaje con
una referencia para determinar si es un 1 o 0 lgico.