Академический Документы
Профессиональный Документы
Культура Документы
M
.
FUNCIONAMIENTO
DEL COMPUTADOR
ELEMENTAL
1 SMR
R. Datos
R.
Instrucci
n
Fase 2
Decodifica
dor
Fase 3
Secuencia
dor
Fase 4
Memori
a
Seales de control
Cont.
Progr.
Registro
R1
Registro
R2
Seales
de
control
OP
Acumulad
or
Seales
de
control
R.
Direccin
Flags de
estado
N O
Reloj
CLK
R.
Instrucci
n
Decodifica
dor
Fase 2
Fase 3
Secuencia
dor
Fase 4
Seales de control
Cont.
Progr.
Reloj
CLK
Registro
R1
CPU: UNIDAD
ARITMETICO
La Unidad Aritmtico
Lgica (o ALU) es la
LOGICA
Registro
R2
Seales
de
control
OP
Acumulad
or
Flags de
estado
N O
Memori
a
MEMORIA RAM
La RAM es el componente que almacena
la informacin del ordenador mientras
este se encuentra encendido.
Se podra considerar como un gran
nmero (millones o miles de millones) de
celdillas, cada una amacena un valor
concreto.
Seales
de
control
R.
Direccin
S.O.M
.
EJECUCIN DE UN
PROGRAMA
1 SMR
Instruccin
Instruccin
Instruccin
Instruccin
1:
2:
3:
4:
PONER 2 R1
PONER 3 R2
SUMAR
PONER Ac mX
El programa se encuentra
cargado en memoria.
Fase 1
R. Datos
Memori
a
R.
Instrucci
n
Fase 2
Decodifica
dor
Fase 3
Fase 4
Seales de control
Posicin
Memoria
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Cont.
Progr.
N
Registro
R1
Registro
R2
Seales
de
control
N+5
OP
Acumulad
or
Seales
de
Secuencia
dor
R.
Direccin
Flags de
estado
N O
Reloj
CLK
R.
Instrucci
PONER 2
n
R1
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N
Registro
R1
Registro
R2
3
Seales
de
control
N+5
OP
Acumulad
or
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
R.
Direccin
N
Flags de
estado
N O
Reloj
CLK
Memori
a
R.
Instrucci
PONER 2
n
R1
Fase 1
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N
Registro
R1
Registro
R2
Seales
de
control
N+5
OP
Acumulad
or
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
R.
Direccin
N
Flags de
estado
N O
Reloj
CLK
Memori
a
R.
Instrucci
PONER 2
n
R1
Fase 1
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N
Registro
R1
2
Registro
R2
Seales
de
control
N+5
OP
Acumulad
or
Seales
de
R.
Direccin
N
Secuencia
dor
Fase 4
Posicin
Memoria
Flags de
estado
N O
Reloj
CLK
R. Datos
Memori
a
R.
Instrucci
PONER 2
n
R1
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Cont.
Progr.
N+1
Registro
R1
2
Registro
R2
Seales
de
control
OP
Acumulad
or
R.
Direccin
N
Seales de control
N+5
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
Flags de
estado
N O
Reloj
CLK
R.
Instrucci
PONER 3
n
R2
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N+1
Registro
R1
2
Registro
R2
3
Seales
de
control
N+5
OP
Acumulad
or
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
R.
Direccin
N+1
Flags de
estado
N O
Reloj
CLK
Memori
a
R.
Instrucci
PONER 3
n
R2
Fase 1
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N+1
Registro
R1
2
Registro
R2
Seales
de
control
N+5
OP
Acumulad
or
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
R.
Direccin
N+1
Flags de
estado
N O
Reloj
CLK
Memori
a
R.
Instrucci
PONER 3
n
R2
Fase 1
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N+1
Registro
R1
2
Registro
R2
3
3
Seales
de
control
N+5
OP
Acumulad
or
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
R.
Direccin
N+1
Flags de
estado
N O
Reloj
CLK
R. Datos
Memori
a
R.
Instrucci
PONER 3
n
R2
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Cont.
Progr.
N+2
Registro
R1
2
Registro
R2
3
Seales
de
control
OP
Acumulad
or
R.
Direccin
N+1
Seales de control
N+5
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
Flags de
estado
N O
Reloj
CLK
R.
Instrucci
n
SUMAR
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N+2
Registro
R1
2
Registro
R2
3
3
Seales
de
control
N+5
OP
Acumulad
or
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
R.
Direccin
N+2
Flags de
estado
N O
Reloj
CLK
Memori
a
R.
Instrucci
n
SUMAR
Fase 1
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N+1
Registro
R1
2
Registro
R2
3
Seales
de
control
N+5
OP
Acumulad
or
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
R.
Direccin
N+1
Flags de
estado
N O
Reloj
CLK
Memori
a
R.
Instrucci
n
SUMAR
Fase 1
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N+2
Registro
R1
2
Registro
R2
3
Seales
de
control
N+5
OP
Acumulad
or
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
R.
Direccin
N+2
Flags de
estado
N O
Reloj
CLK
El reloj
genera el siguiente pulso y el secuenciador se pone en fase 4. Se pasa el resultado al Acumulador, se actualizan los
Fase 1
flags y se incrementar en 1 el contador de programa.
R. Datos
Memori
a
R.
Instrucci
PONER 3
n
R2
Fase 2
Decodifica
dor
Fase 3
3
Seales de control
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Cont.
Progr.
N+3
Registro
R1
2
Registro
R2
3
Seales
de
control
N+5
OP
4
X
3
Seales
de
Secuencia
dor
R.
Direccin
N+2
Acumulad
or
5
Fase 4
Posicin
Memoria
Flags de
estado
N O
Reloj
CLK
R.
Instrucci
PONER Ac
n
mX
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N+3
Registro
R1
2
Registro
R2
3
3
Seales
de
control
N+5
OP
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
R.
Direccin
N+3
Acumulad
or
5
Flags de
estado
N O
Reloj
CLK
Memori
a
R.
Instrucci
PONER Ac
n
mX
Fase 1
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N+3
Registro
R1
2
Registro
R2
3
Seales
de
control
N+5
OP
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
R.
Direccin
N+3
Acumulad
or
5
Flags de
estado
N O
Reloj
CLK
R.
Instrucci
PONER Ac
n
mX
Fase 1
Fase 2
Decodifica
dor
Fase 3
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Seales de control
Cont.
Progr.
N+3
Registro
R1
2
Registro
R2
3
Seales
de
control
N+5
OP
3
Seales
de
Secuencia
dor
Fase 4
Posicin
Memoria
R.
Direccin
X
Acumulad
or
5
Flags de
estado
N O
Reloj
CLK
R.
Instrucci
PONER Ac
n
mX
Fase 2
Decodifica
dor
Fase 3
3
Seales de control
N
N+1
N+2
N+3
N+4
PONER 2
R1
PONER 3
R2
SUMAR
PONER Ac
mX
Cont.
Progr.
N+4
Registro
R1
2
Registro
R2
3
Seales
de
control
N+5
OP
Seales
de
Secuencia
dor
R.
Direccin
X
Acumulad
or
5
Fase 4
Posicin
Memoria
Flags de
estado
N O
Reloj
CLK
S.O.M
.
PLANIFICACIN DE
CPU
1 SMR
PLANIFICACIN DE CPU
ESTADOS DE UN PROCESO
Para que un proceso pueda ejecutarse, el Sistema Operativo ha de
asignarle tiempo de CPU, pero eso no ocurre inmediatamente.
1. Cuando un proceso llega al sistema, normalmente habr otros procesos
ya esperando que se le asigne tiempo de CPU, hasta que le toca su
turno, el proceso est en estado de PREPARADO, listo para usar la CPU
en cuanto el S.O. se la asigne.
2. Una vez que el SO le asigna CPU estar en estado de EJECUCIN.
Normalmente el SO le asignar la CPU al proceso una cantidad de
tiempo inferior a la que el proceso necesita para completarse, por lo
que el proceso deber dejar la CPU pasar al estado de preparado, donde
esperar de nuevo su turno. Esto lo repetir hasta que haya realizado
tantas ejecuciones como necesite para finalizar su tarea.
3. Un proceso, mientras e ejecuta, a veces requiere de otros recursos para
seguir su ejecucin y el SO no siempre se los puede asignar en ese
mismo instante (ej.: acceso a un fichero usado por otro proceso, uso de
la red, etc.). En ese caso, el proceso no puede continuar su ejecucin y
queda BLOQUEADO. El SO le retira el uso de la CPU y el proceso se
queda esperando a poder tener dicho recurso. Cuando el SO le pueda
asignar el recurso que estaba esperando, el proceso pasar a estar
PLANIFICACIN DE CPU
ESTADOS DE UN PROCESO
PREPARAD
O
EJECUCIN
BLOQUEAD
O
PLANIFICACIN DE CPU
ALGORITMOS DE PLANIFICACIN
El Sistema Operativo, en un instante dado, tendr a varios procesos en el
estado de PREPARADO, listos para ejecutarse. El SO asigna la CPU en
unidades de tiempo de una determinada duracin. A cada unidad de tiempo
se le denomina QUANTUM. Entre todos los procesos habr de elegir a uno
para asignarle el siguiente quantum de CPU.
Hay diversos algoritmos para elegir a qu proceso se le asigna CPU, aunque
los principales son:
1. Algoritmo de la Rueda (Round-Robin).
2. Una vez que el SO le asigna CPU estar en estado de EJECUCIN.
Normalmente el SO le asignar la CPU al proceso una cantidad de tiempo
inferior a la que el proceso necesita para completarse, por lo que el
proceso deber dejar la CPU pasar al estado de preparado, donde esperar
de nuevo su turno. Esto lo repetir hasta que haya realizado tantas
ejecuciones como necesite para finalizar su tarea.
3. Un proceso, mientras e ejecuta, a veces requiere de otros recursos para
seguir su ejecucin y el SO no siempre se los puede asignar en ese mismo
instante (ej.: acceso a un fichero usado por otro proceso, uso de la red,
etc.). En ese caso, el proceso no puede continuar su ejecucin y queda