Академический Документы
Профессиональный Документы
Культура Документы
COMPUTADORAS
ARC-115
UNIDAD II
8086
20
16
8088
20
80186
20
16
80188
20
80286
24
16
80386 SX
32
16
80386 DX
32
32
80486 DX
32
32
80486 SX
32
32
PENTIUM
32
64
PENTIUM PRO
32
64
BUS DE DATOS
Transmite datos.
Recuerde que a este nivel no existe
diferencia alguna entre datos y
instrucciones.
La anchura del bus es un factor clave a la hora
de determinar las prestaciones.
8, 16, 32, 64 bits.
BUS DE DIRECCION
Bus de control
Esquema de
interconexin mediante
un bus
CPU
Memoria
Memoria
E/S
E/S
Lneas de control
Lneas de direccin
Lneas de datos
Bus
paralelos.
Lneas de metal
Estos conectores se graban en la placa
madre.
Ejemplo: PCI
Varias tarjetas.
Arquitectura de bus
tradicional
Bus local
Procesador
Cache
Controlador local de
E/S
Memoria principal
Red
SCSI
Bus de expansin
Serie
Modem
Bus local
Procesador
SCSI
FireWire
Cache/adaptador
Grficos
Vdeo
LAN
FAX
Interfaz con el
bus de expansin
Bus de expansin
Serie
Modem
Tipos de Bus
Dedicado
Compartido
Tipos de buses
Dedicados
Uso de lneas separadas para direcciones y para datos.
Multiplexados (Compartidos)
Uso de las mismas lneas.
Lnea de control de direccin vlida o de datos vlida.
Ventaja: uso de menos lneas.
Desventajas:
Se necesita una circuitera ms compleja.
Posible reduccin de las prestaciones.
Arbitraje centralizado
Arbitraje distribuido
Temporizacin
Temporizacin sncrona
La presencia de un evento est determinada por un reloj.
El bus incluye una lnea de reloj.
Un nico intervalo a uno seguido de otro a cero se conoce como ciclo de
bus.
Todos los dispositivos del bus pueden leer la lnea de reloj.
Suele sincronizar en el flanco de subida.
La mayora de los eventos se prolongan durante un nico ciclo de reloj.
Temporizacin sncrona
Reloj
Inicio
Lectura
Lneas de
direccin
Lneas de
datos
Reconocimiento
Temporizacin asncrona
ACK
Data
ReadReq
DataRdy
Tiempo
Direccin
(2 Ciclo)
Direccin
Escritura Multiplexada
Direccin
Tiempo de
Acceso
Dato
Dato
Lectura Multiplexada
Direccin
Tiempo de
Acceso
Dato Lectura
Dato Escritura
Direccin
Lectura-modificacion-escritura
Direccin
Dato Escritura
Tiempo de
Acceso
Dato Lectura
Dato
Dato
Transferencia de Bloques
Dato
Dato
Bus PCI
Lneas de interrupcin
lnea no compartida.
Soporte de cache
Extensin a bus de 64 bits
32 lneas adicionales.
Lneas multiplexadas.
2 lneas para que los mdulos puedan usar una
transferencia de 64 bits.
Lneas de test (JTAG/Boundary Scan)
Para la definicin de procedimientos de test.
Problemas
MEMORIA
La memoria de un computador se puede definir como los
circuitos que permiten almacenar y recuperar la informacin. En
un sentido ms amplio, puede referirse tambin a sistemas
externos de almacenamiento, como las unidades de disco o de
cinta.
Hoy en da se requiere cada vez ms memoria para poder utilizar
complejos programas y para gestionar complejas redes de
computadores.
Direcciones
Clulas
R
W
de
memoria
Datos
MEMORIA INTERNA
Tiempo de acceso:
Para memorias RAM, es el tiempo que tarda
en enviarse informacin a la unidad y
realizar la transferencia.
Para memorias de otro tipo, es el tiempo
que se tarda en situar el mecanismo de
lectura/escritura en la posicin deseada.
Acceso secuencial:
Los datos no poseen una direccin
nica.
Se deben leer todos los datos en
secuencia hasta que se encuentra el
objeto deseado.
Los tiempos de acceso son muy
variables.
Ejemplo: unidades de cinta.
Acceso directo:
Los datos tienen un nico mecanismo de
direccionamiento.
El acceso se lleva a cabo mediante la
realizacin de una combinacin de
movimientos en un rea de la memoria
general,
seguido
de
un
acceso
secuencial hasta alcanzar la posicin
deseada.
Ejemplo: unidades de disco.
Asociativa:
Es un tipo de memoria de acceso
aleatorio.
Los datos tienen acceso, segn su
contenido, en lugar de su verdadera
ubicacin.
Rastrea todos los datos en paralelo hasta
encontrar el modelo de bsqueda dado.
Todas las posiciones de la memoria se
rastrean en paralelo, sin tener en cuenta
el tamao de la memoria.