Вы находитесь на странице: 1из 26

Benemrita Universidad Autnoma De Puebla

Facultad de Ciencias de la Computacin

Introduccin al Diseo de un sistema digital con un HDL.


Objetivos
De la unidad: El alumno desarrollara y programara en
VHDL un sistema digital usando estructuras jerrquicas.

Del tema: Se aprender sobre el Lenguaje VHDL y su uso


en los sistemas digitales.
Breve historia: El lenguaje VHDL
VHDL(Very High Speed Integrated Circuit Hardware
Description Language o solo Hardware Description
Language) proyecto del departamento de defensa de los
E.E.U.U con el fin de simular circuitos elctricos digitales.
Qu es VHDL?
es un lenguaje de especificacin definido por el IEEE.
Aunque puede ser usado de forma general para describir
cualquier circuito digital se usa principalmente para
programar PLD, FPGA y similares.
Propiedades Bsicas
Permite modelar, y simular sistemas desde un alto nivel de
abstraccin hasta el nivel ms bajo.
Permite 3 niveles de descripcin:
Comportamental o algortmico (if - else)
Flujo de datos o RTL (when - case)
Estructural (compuerta port map)
Ventajas del uso de VHDL
Es un lenguaje normalizado compatible con la mayora de
las herramientas de diseo.
Permite la comunicacin entre distintos diseadores
minimizando errores y problemas de compatibilidad.
Los sistemas de prueba pueden escribirse en el mismo
lenguaje y usarse para comprobar distintos modelos.
Ventajas del uso de VHDL
Permite al diseador concentrarse en la funcionalidad del
diseo sin tener que preocuparse en otros factores como:
retardos, rea, etc..
Reduccin del tiempo de diseo.
Mejora la calidad del diseo
Tecnologa de diseo electrnico abierta a un mayor
numero de usuarios con poca experiencia.
VHDL su estructura
El lenguaje de descripcin en hardware VHDL se estructura en
mdulos o unidades funcionales, identificados mediante una palabra
reservada y particular de este lenguaje.

En tanto, a su vez, cada mdulo tiene una secuencia de instrucciones


o sentencias, las cuales, permiten la descripcin, la comprensin, la
evaluacin y la solucin de un sistema digital.
VHDL su estructura
Al interior de la estructura de un programa, las unidades Entidad
(Entity) y Arquitectura (Architecture) forman la columna
vertebral de este lenguaje. Por su parte, los mdulos restantes, no
necesariamente utilizados en la bsqueda de una solucin, sirven
entre otras cosas para optimizar y generalizar la aplicacin en futuros
desarrollos.
Entidad

Una entidad bsicamente representa la caracterizacin del


dispositivo fsico; es decir, exhibe las entradas y las salidas del
circuito (llamados pins) que el diseador ha considerado pertinentes
para integrar su idea o aplicacin.
Sntesis de hardware
Sntesis de hardware
Sntesis de hardware
Sntesis de hardware
Sntesis de hardware
Arquitectura

Una arquitectura define el algoritmo o la estructura de solucin de


una entidad, en esta se describen las instrucciones o los
procedimientos que deben llevarse a cado para obtener la solucin
deseada por el diseador.
Descripcin por flujo de datos

Muestra con detalle la transferencia de informacin ente entradas y


salidas de una entidad. Se recomienda para quienes recin se inician
en la programacin en VHDL; donde las tablas de verdad y las
ecuaciones lgicas son parte fundamental de un circuito lgico.
Descripcin Funcional

Se necesita conocer de manera global el sistema, razn por la cual las


entidades diseadas bajo este estilo son programadas como una caja
negra.
Descripcin Estructural

Basa su comportamiento en modelos lgicos ya


establecidos(compuertas ,sumadores ,contadores ,proyectos
previos ), los cuales pueden ser diseadas por el usuario y
guardadas para su posterior implementacin o de los paquetes
en las libreras de diseo de software.
Referencias
Programacin para sistemas digitales con VHDL. David G Maxinez. Ed.,Patria, 1ra.
Edicin, Mexico,2014.
VHDL Lenguaje estndar de diseo electrnico. Llus Ters, Yago Torroja, Serafn
Olcoz,Eugenio Villar. Ed, Mc Graw-Hill,1998
Ninguno de nosotros es tan inteligente
como todos nosotros. -Ken Blanchard