Академический Документы
Профессиональный Документы
Культура Документы
datos
UNIDADES DE
datos
PROCESO Y
CONTROL
Registros,
Memorias
reg. operativos UNIDAD
DE
circuitos
buses / mux. PROCESO
aritmeticos
CLK entradas de salidas de
control estado
salidas de entradas de
control condicion
UNIDAD
op.code codigo de
operacion DE
CONTROL
CLK SECUENCIADOR
1.1.- Introducción: Máquinas de estado algorítmico
DIAGRAMAS ASM
Normalmente los circuitos digitales complejos se definen mediante algoritmos, en los que se
especifican una serie de procedimientos y caminos de decisión que, a partir de
micooperaciones elementales, permiten realizar una tarea compleja.
Los algoritmos se representan gráficamente mediante diagramas ASM (Algorithmic State
Machines), también llamados organigramas:
Caja de estado: Caja de decisión escalar:
Entrada Entrada Entrada
Código
Nombre binario IDLE 000
Estado START,Q0/CLRA
AVAIL
Salida 0/0
IDLE
1
10/1 11/1
Salida Salida
MUL0 MUL1
0 0
TEMA 1: UNIDAD DE CONTROL
Entrada 1
Entrada 2
Entrada 1
Entrada 2
Entrada Entrada Entrada Entrada
Estado Estado X
D Q 0 1
X
FF
Salida 0 X
Salida 0 S0
X0 O1 Salida 1
Salida 1
… X0,X1,…,Xn-1 … S1
X1 … … Control
… … O2n-1 Salida 2n-1
Salida 2n-1 Salida
Xn-1 Sn-1 Salida 1 Salida 1 Control
TEMA 1: UNIDAD DE CONTROL
IDLE
D Q
FF INICIO
INICIO
MUL0
D Q
FF
MUL1
D Q
FF Z
Para que el circuito funcione correctamente, el flip-flop IDLE hay que inicializarlo en 1, y el resto en 0.
DISEÑO CON UN REGISTRO DE DESPLAZAMIENTO
Para implementar las salidas de control, tendremos en cuenta el diagrama ASM completo:
IDLE
D Q
FF INICIO
M0
Initialize
MUL0
D Q Load
FF M0
M M Clear_C
MUL1
D Q Shift_dec
FF Z