ARQUITECTURAS RISC VS CISC

Y
ARQUITECTURA HARVARD VS
VON NEUMANN
PRESENTADO POR:
ESCOBAR JULI, ALEXANDER EDWIN
 realización técnica,
Microprocesadores
sobre todo la
Semiconductores rentabilidad y
redujeron la diferencia creación del Software
Tienen que ser más
de velocidades de
rápidos y eficientes
procesamiento con las
de memoria

Dependiendo de cómo el procesador

RISC CISC
almacena los operandos de las
Arquitectura instrucciones de la CPU, existen tres
tipos de juegos de instrucciones

Materiales y técnicas Tecnología de

utilizadas en la fabricación Proceso
del circuito integrado  Basadas en Pilas
 Basadas en
acumulador
Cómo se integra un procesador  Basadas en registros
con lo que lo rodea en un Encapsulado
sistema funcional
ARQUITECTURA RISC VS CISC

RISC CISC

Instrucciones de
Instrucciones de Maquina
Maquina Conversión del
Microcódigo

Microinstrucciones
Ejecución de las
instrucciones
Ejecución de las
Microinstrucciones
ARQUITECTURA RISC
Reduced Instruction Set Computer
RISC
Formato:
• Instrucciones de tamaño fijo y
Instrucciones de presentadas en un reducido número de
Maquina
formatos.
Ejecución de las • Sólo las instrucciones de carga y
instrucciones
almacenamiento acceden a la memoria
de datos.
ARQUITECTURA CISC
Complex Instruction Set Computer
CISC
Los CISC de alto rendimiento implementan un sistema
que convierte las instrucciones complejas en varias
Instrucciones de instrucciones simples del tipo RISC, llamadas
Maquina
Conversión del
generalmente microinstrucciones.
Microcódigo
Para realizar una sola instrucción un chip CISC
Microinstrucciones
requiere de cuatro a diez ciclos de reloj
Ejecución de las
Microinstrucciones CISC tienen un mercado de software muy difundido
 En CISC 20% de las
RISC Harvard CISC instrucciones ocupa
el 80% del tiempo
total de ejecución
de un programa
Requiere
No usa Mejora del Microinstrucciones
Microinstrucciones encapsulado

Residente en Microcódigo Depende de la

memoria externa Instrucciones efectividad del
básicas simples compilador
Facilita
Instrucciones se depuración de
Instrucciones Incrementa el
ejecutan en un errores
Load-Store tamaño del código
ciclo Reloj
del lenguaje
maquina
Pipeline (ejecución
simultánea de varias Compatibilidad hacia
instrucciones). adelante y hacia atrás
de nuevas CPU’s
 Von Neumann

Permite códigos de Memoria de datos y programa se

auto modificación almacenan físicamente en el mismo chip

Mas barato
Los datos y los
programas se almacenan Estos equipos, sin caché, el
Una sola memoria en la memoria y son CPU puede ser la
para datos e gestionados por el mismo lectura/instrucción/escritura,
instrucciones sistema de manejo de es decir, ambas operaciones
información no pueden realizarse
simultáneamente
CPU con menos
terminales
 Harvard

No hay problema
de alineación de Memoria de datos y programa se
memoria almacenan físicamente en diferentes
lugares, no hay cambio para la
corrupción accidental de la memoria
Alto costo del programa

Los datos y los

Mejor rendimiento programas se almacenan
en dispositivos de Estos equipos, el CPU puede
memoria independientes ser una instrucción y los datos
y manejados por de acceso a la memoria el
Memorias
diferentes subsistemas mismo tiempo sin memoria
separadas para
caché
instrucciones y
datos