Elvia Puspitasari Firda Fauziyah Selvi Ayu Zaza Moh.

Andriyan
Anggraeni Ramadhana

1702101020 1702101020 1702101020 1702101020 1702101020

88 89 90 92 93

Tugas Mata Kuliah Elekronika Dasar 2

J-K FLIP FLOP

PENGERTIAN JK – FLIP FLOP

 Flip flop merupakan rangkaian sekuensial yang

mampu menyimpan data sementara dan
bagian outputnya akan merespons input
dengan cara yaitu mengunci nilai input yang
diberkan atau mengingat input tersebut. Flip
flop ialah keluarga multivibrator yang memiliki
dua keadaan stabil (bistabil multivibrator).
Adapun beberapa macam flip-flop, salah
satunya yaitu JK – flip flop
 Operasi sekuensial JK flip-flop sama
persis dengan SR flip-flop sebelumnya
dengan input "Set" dan "Reset" yang
sama. Perbedaannya kali ini adalah
bahwa "JK flip flop" tidak memiliki
status input tidak sah atau terlarang
dari SR latch bahkan ketika S dan R
keduanya berada dalam logika "1".
 PRINSIP KERJA
JK – FLIP FLOP

• Mula-mula semua input adalah 0 dan output Q sama dengan 1.

1

• Apabila terjadi sisi menuju positif dari pulsa clock pertama berlangsung
2 pada kondisi J=0 dan K=1, maka output Q

• Pulsa clock kedua mendapatkan J=0 dan K=0 pada saat melakukan transisi
positifnya,
3 • hal ini menyebabkan output Q tetap pada kondisi sebelumnya yaitu Q=0.

• Pulsa clock keempat menda[atkan J=1 dan K=1 pada saat melakukan trnasisi
positifnya, hal ini menyebabkan FF toggle sehingga output Q berlawanan
4 dari kondisi sebelumnya, yaitu menjadi Q=0.
Dari bentuk gelombang hendaknya diperhatikan bahwa FF tidak
terpengaruh oleh sisi menuju negative dari pulsa clock. JK FF
adalah jauh lebih baik dari pada SR FF karena tidak mempunyai
keadaan kerja yang tidak menentu. Keadaan J=K=1, yang
menghasilkan operasi toggle, sangat banyak ditemukan
pemakaiannya di dalam semua jenis alat hitung biner. Oleh
karena itu, JK FF digunakan secara luas pada hampir semua
sistem-sistem digital.
 JK-FLIP FLOP GATES

Rangkaian ini memiliki satu atau lebih input

dan dua output. Dua output saling melengkapi
satu sama lain

Input J dan K berperilaku seperti input S dan R

untuk mengatur dan mereset flip-flop masing-
masing. Ketika J = K = 1, flip-flop dikatakan berada
dalam keadaan toggle, yang berarti output beralih
ke status komplementernya setiap kali sebuah
clock lewat.
 Flip-flop S-R
dikonversi
menjadi flip-flop
J-K:

Bentuk rangakaian dari S-R flip

slop ialah seperti gambar
berikut:

Flip-flop J-K menggunakan gerbang

NAND:
 Simbol logika flip-flop
J-K:

Tabel Kebenaran untuk JK

flip-flop adalah:
 Beberapa kasus
terjadi pada JK – Flip
Flop

Kasus 1 : Ketika clock diterapkan dan J = 0, berapapun nilai Q'n (0 atau

1), output dari gerbang NAND 1 adalah 1. Demikian pula, ketika K = 0,
berapapun nilai Qn (0 atau 1), output gerbang 2 juga 1. Oleh karena
itu, ketika J = 0 dan K = 0, input ke flip-flop dasar adalah S = 1 dan R =
1. Kondisi ini memaksa flip-flop untuk tetap dalam negara yang sama.
Kasus 2 : Ketika clock diterapkan dan J = 0 dan K = 1 & keadaan flip-
flop sebelumnya diatur ulang (yaitu, Qn = 0 dan Q'n = 1), maka S = 1
dan R = 1. Karena S = 1 dan R = 1, flip-flop dasar tidak mengubah
keadaan dan tetap dalam keadaan reset. Tetapi jika flip-flop dalam
kondisi yang ditetapkan (yaitu, Qn = 1 & Q'n = 0), maka S = 1 dan R =
0. Karena S = 1 dan R = 0, flip-flop dasar mengubah kondisinya dan
me-reset.
 Membuat rangkaian JK FLIP FLOP dengan Proteus,
memperhatikan beberapa komponen

 Clock pada rangkaian digital berfungsi untuk mengalirkan data

agar dapat diproses oleh rangkaian. Tanpa clock maka
rangkaian digital tidak akan bekerja. Semakin tinggi frekuensi
clock maka rangkaian digital akan bekerja semakin cepat
• AND Gate, Sesuai dengan namanya, AND Gate akan berlogika 1
jika kedua inputnya bernilai 1 dan akan berlogika 0 jika salah
satu atau kedua inputnya bernilai 0.
• Gerbang OR dapat diartikan berlogika 1 jika salah satu atau
kedua inputnya berlogika 1 (satu) dan akan berlogika 0 jika
kedua inputnya berlogika 0 (nol). OR Gate dapat di ibaratkan
dua buah saklar yang di pasang paralel kemudian dirangkai
secara seri dengan lampu yang disaklar.
• IC 74LS73 Rangkaian digital yang digunakan untuk
menyimpan satu bit secara semi permanen sampai ada
suatu perintah untuk menghapus atau mengganti isi dari
bit yang disimpan.
• Logic-probe Berfungsi sebagai Indikator penunjuk Output.

Aturan perancangan dengan JK Flip Flop

seperti terlihat pada table berikut
Hasil Rangkaian Digital Flip Flop JK pada Applikasi Proteus
 Kelebihan dan Kekurangan
• Kelebihan JK Flip-Flop
• JK Flip-Flop tidak
mempunyai kondisi
terlarang artinya berapapun
input yang diberikan asal
ada clock maka akan terjadi
perubahan pada output.
• JK Flip-Flop dapat diubah
menjadi rangkaian T Flip-
Flop.
• Jika J = K = 1 dan Ck terlalu lama
dalam keadaan 1, maka keluaran
Q akan berubah-ubah dari 0 ke 1
atau dari 1 ke 0. Hal ini
mengakibatkan pada saat Ck
kembali ke 0, keadaan keluaran Q
tidak dapat diprediksi (tidak
menentu). Kejadian ini dikenal
sebagai gejala balapan putar
(race round).
• Balapan putar tidak akan terjadi
jika lebar pulsa detak tCk lebih
kecil dari pada waktu yang
diperlukan untuk berubahnya
keluaran td atau waktu tunda flip
flop.