Академический Документы
Профессиональный Документы
Культура Документы
Plan de cours
Partie I
Partie II
Partie III
Trames CAN
Partie VI
14/11/2019 BUSCAN 2
Partie I : Introduction au bus CAN
Présentation de bus CAN
l’arbitrage.
l’acquittement.
physique :
On dit donc :
que l'état logique « 0 » est l'état « dominant »,
que l'état logique « 1 » est l'état « récessif »
Trames CAN
CAN 2.0 A
S R I A
11 bits
O T D DLC 0-8 data bytes 15 bits de CRC C Fin de frame
Arbitration ID
F R E K
CAN 2.0 B
S I R A
High 11 bits Low 18 bits Fin de
O D T DLC 0-8 data bytes 15 bits de CRC C
Arbitration ID Arbitration ID frame
F E R K
Trame de données
S R I A
11 bits
O T D DLC 0-8 data bytes 15 bits de CRC C Fin de frame
Arbitration ID
F R E K
S R I A
11 bits
O T D DLC 0-8 data bytes 15 bits de CRC C Fin de frame
Arbitration ID
F R E K
S R I A
11 bits
O T D DLC 0-8 data bytes 16 bits de CRC C Fin de frame
Arbitration ID
F R E K
S R I A
11 bits
O T D DLC 0-8 data bytes 15 bits de CRC C Fin de frame
Arbitration ID
F R E K
S R I A
11 bits
O T D DLC 0-8 data bytes 15 bits de CRC C Fin de frame
Arbitration ID
F R E K
S R I A
11 bits
O T D DLC 15 bits de CRC C Fin de frame
Arbitration ID
F R E K
S R I A
11 bits
O T D DLC 15 bits de CRC C Fin de frame
Arbitration ID
F R E K
Bit ACK récessif : le nœud qui détecte une erreur doit émettre une trame
d’erreur pour prévenir l’émetteur qu’une erreur a été détectée
S R I
11 bits AC
O T D DLC 15 bits de CRC Fin de frame
Arbitration ID K
F R E
Caractéristiques électriques
Caractéristiques électriques