Interfaces y Comunicaciones

[ Arquitectura de Computadores ] INTERFACES Y COMUNICACIONES
Prsentat ion
D.Mery
Arquitectura de Computadores
[ ndice ]
5.1 Fundamentos E/S 5.2 Estructura de E/S 5.3 Almacenamiento externo 5.4 Buses
5.5 Dispositivos E/S

5.6 Introduccin a las redes 5.7 Arquitecturas RAID
D.Mery
Prsentat ion
[ E/S ]
Introduccin
Clasificacin de los dispositivos E/S [Stallings]: 1. Dispositivos legibles por los humanos: apropiados para la comunicacin con el usuario (mouse, teclado, monitor, impresora) 2. Dispositivos legibles por mquina: adecuados para comunicarse con equipos electrnicos (discos, cintas)
3. Dispositivos de comunicaciones: apropiados para comunicarse con dispositivos lejanos (modem, tarjeta Ethernet).
D.Mery
Prsentat ion
[ E/S ]
Diferencias de los dispositivos E/S:
Introduccin
1. Aplicaciones (ej: disco que almacena archivos, disco que almacena pginas de memoria virtual)
2. Complejidad del control (ej: impresora vs. disco)

3. Unidad de transferencia (bytes o bloques)
4. Representacin de los errores (check sum, codificacin)

5. Condiciones de error (cmo y qu se informa) 6. Velocidad de los datos (diferencia en varios rdenes de magnitud)
D.Mery 4 Arquitectura de Computadores
Prsentat ion
[ E/S ]
Tarjeta posteruir Sun Gigaplane XB: Bus PCI
Introduccin
1010
1011
1012
Velocidades de datos de dispositivos

Prsentat ion
[ E/S ]
Introduccin
Velocidades de datos de dispositivos

Prsentat ion
[ E/S ]
Introduccin
Clasificacin de los dispositivos E/S [Tanenbaum]:

1. Dispositivos de bloques: dispositivos que almacenan la informacin en bloques de tamao fijo (discos) 2. Dispositivos de caracteres: maneja la informacin mediante un flujo de caracteres sin estructurarlos en bloques (mouse, teclado, impresora)
D.Mery
Prsentat ion
[ E/S ]
Objetivos del diseo de dispositivos E/S:
Introduccin
1. Eficiencia: - La mayora de los dispositivos son muy lentos en comparacin con la memoria y la CPU. - Se usa multiprogramacin para aprovechar los tiempos de espera. - Intercambio se usa para introducir ms procesos listos para la ejecucin. - El principal esfuerzo en el diseo de E/S ha sido crear esquemas que mejoren su eficiencia. - El rea que ha recibido ms atencin ha sido el disco duro, su rapidez no ha evolucionado de la misma manera que la velocidad de las CPUs y memorias.
D.Mery
Prsentat ion
[ E/S ]
Objetivos del diseo de dispositivos E/S: 2. Generalidad: -
Introduccin
Se desea que se gestionen todos los dispositivos de una manera uniforme
As se oculta la mayora de detalles de la E/S con en rutinas de bajo nivel, de forma que los procesos contemplen los dispositivos en trminos de funciones generales (leer, escribir, abrir, cerrar, etc.)
D.Mery
Prsentat ion
[ E/S ]
Controladoras de dispositivos: Los dispositivos de E/S tienen componentes - mecnicos - electrnicos El componente electrnico se denomina: - controladora de dispositivo o - adaptador de dispositivo ( device controller)
Introduccin
Muchas veces la controladora es capaz de manejar mltiples dispositivos idnticos. Muchas veces la controladora adopta un estndar (discos IDE o SCSI)
Prsentat ion
[ E/S ]
Introduccin
Funciones tpicas de las controladoras de dispositivos:
Convertir un flujo de bits en serie en un bloque de bytes

Corregir errores si es posible Copiar datos a la memoria principal
D.Mery
11
Prsentat ion
[ E/S ]
Controladora de dispositivos:
Introduccin
La controladora tiene registros que le sirven para comunicarse con la CPU.
Al escribir: - para suministrar datos - para leer datos - encender o apagar dispositivo - etc.
Al leer: - para averiguar el estado del dispositivo Adems la controladora por lo general tiene un bfer.
Prsentat ion
[ E/S ]
Manejo de los registros:
Introduccin
a) Espacio de E/S y de memoria aparte
D.Mery
13
Prsentat ion
[ E/S ]
Introduccin
b) E/S con correspondencia en memoria
D.Mery
14
Prsentat ion
[ E/S ]
Introduccin
c) hbrido
D.Mery
15
Prsentat ion
[ ndice ]

D.Mery
16
Prsentat ion
[ E/S ]
Interrupciones
Existen tres tcnicas para realizar la E/S:

1. E/S programada
2. E/S dirigida por interrupciones

3. E/S por acceso directo a la memoria
D.Mery
17
Prsentat ion
[ E/S ]
1. E/S programada: El dispositivo E/S realiza la accin (no la CPU) colocando los bits necesarios en sus registros de status. No hay interrupciones. La CPU chequea los bits de status continuamente.
Interrupciones
D.Mery
18
Prsentat ion
[ E/S ]
2. E/S dirigida por interrupciones: La CPU es interrumpida cuando el dispositivo E/S est listo para intercambiar datos La CPU est libre entre la solicitud de datos e interrupcin No hay necesidad de esperar Consume mucha CPU ya que cada byte ledo/escrito pasa por la CPU desde/hacia la memoria
D.Mery 19
Interrupciones
Prsentat ion
[ E/S ]
2. E/S dirigida por interrupciones:
Interrupciones
Bus
Pasos que ocurren cuando un E/S termin su tarea

Prsentat ion
[ E/S ]
Interrupcin precisa (definicin):
Interrupciones
El contador de programa (PC) se guarda en un lugar conocido. Una interrupcin que no cumple con estos requisitos es una interrupcin imprecisa Todas las instrucciones previas a aquella a la que apunta PC y hace muy difcil el completo. un sistema ya se ejecutaron por diseo de operativo, pues se debe determinar que ha No sucedido y que ninguna ha sucedido se ha ejecutado an no instruccin posterior a cuando que apunta PC. aquella a la se interrumpe. Se conoce (y se guarda en un lugar conocido) el estado de ejecucin de la instruccin a la que apunta PC.
D.Mery
21
Prsentat ion
[ E/S ]
3. E/S con acceso directo a memoria (DMA): Transfiere un bloque de datos directamente hacia/desde la memoria Se enva una interrupcin cuando los datos fueron transferidos La CPU slo participa al inicio y al final de la accin
Interrupciones
D.Mery
22
Prsentat ion
[ E/S ]
3. E/S con acceso directo a memoria:
Interrupciones
Funcionamiento de una transferencia por DMA

Prsentat ion
[ E/S ]
Interrupciones
DMA con un solo bus
D.Mery
24
Prsentat ion
[ E/S ]
Interrupciones
DMA con buses independientes
D.Mery
25
Prsentat ion
[ E/S ]
Interrupciones
DMA con bus E/S

Prsentat ion
[ E/S ]
Evolucin de las funciones E/S (parte I):
Interrupciones
1. El procesador controla directamente los dispositivos perifricos.
2. Se aade una controladora del dispositivo de E/S. La CPU utiliza E/S programada.
3. Se incorporan interrupciones. 4. La controladora recibe el control directo del DMA, se transfieren datos hacia/desde la memoria sin usar CPU.
D.Mery
27
Prsentat ion
[ E/S ]
Evolucin de las funciones E/S (parte II):
Interrupciones
5. La controladora posee un procesador separado con un conjunto de instrucciones especializadas para E/S. La CPU central le ordena al procesador de E/S la ejecucin de un programa de E/S en la memoria principal. 6. La controladora E/S posee adicionalmente su propia memoria local. La controladora es un computador independiente.
D.Mery
28
Prsentat ion
[ Fundamentos ]
Fundamentos
La llegada de una interrupcin provoca que la CPU suspenda la ejecucin de un programa e inicie la ejecucin de otro programa (rutina de servicio de interrupcin). Como las interrupciones pueden producirse en cualquier momento, es muy probable que se altere la secuencia de sucesos que el programador haba previsto inicialmente. Es por ello que las interrupciones deber controlarse cuidadosamente.
D.Mery
29
Prsentat ion
[ Fundamentos ]
Fundamentos
Etapas seguidas ante una interrupcin en un sistema dotado de vectorizacin: 1.- El dispositivo enva la solicitud de interrupcin mediante la lnea INTR (interrupt request). El procesador termina la ejecucin de la instruccin en curso y analiza la lnea de peticin de interrupcin, INTR. Si esta lnea no est activada continuar normalmente con la ejecucin de la siguiente instruccin, en caso contrario se pasa a la etapa siguiente.
D.Mery
30
Prsentat ion
[ Fundamentos ]
Fundamentos
2.- La CPU reconoce la interrupcin, para informar al dispositivo de ello, activa la lnea de reconocimiento de interrupcin, INTA (interrupt acknowledge). 3.- El dispositivo que reciba la seal INTA enva el cdigo de interrupcin por el bus de datos. 4.- La CPU calcula la direccin de memoria donde se encuentra la rutina de servicio de interrupcin (vector de interrupcin).
D.Mery
31
Prsentat ion
[ Fundamentos ]
Fundamentos
5.- El estado del procesador, y en particular el contador de programa, se salva en la pila de la misma forma que en una llamada a procedimiento. La direccin de la rutina de servicio de interrupcin se carga en el contador de programa, con lo que se pasa el control a la citada rutina. La ejecucin contina hasta que el procesador encuentre la instruccin de retorno de interrupcin.
6.- Cuando se encuentre la instruccin de retorno de interrupcin se restaura el estado del procesador, en especial el contador de programa, y se devuelve el control al programa interrumpido.
Prsentat ion
[ Fundamentos ]
Fundamentos
Normalmente la primera instruccin de la rutina de servicio tendr como fin desactivar las interrupciones para impedir el anidamiento, por otra parte, antes de devolver el control al programa interrumpido se volvern a habilitar si es necesario.
D.Mery
33
Prsentat ion
[ ndice ]

D.Mery
34
Prsentat ion
[ Estructura ]
Introduccin
CPU
Controladora
Dispositivo I/O
D.Mery
35
Prsentat ion
[ Estructura ]
Dispositivo I/O
Introduccin
D.Mery
36
Prsentat ion
[ Estructura ]
Controladora
Introduccin
D.Mery
37
Prsentat ion
[ Estructura ]
A12 A0
Reconocimiento
Bus de direcciones
INTA INTR
D7
CPU
D0
MREQ RD WR
decoder
Bus de datos
D7 D0
I/O
CE
ROM
CE
RAM
CE
A11
A0
D.Mery
38
Prsentat ion
[ Estructura ]
A12 A0
Reconocimiento
Bus de direcciones
INTA INTR
D7
CPU
D0
MREQ RD WR
decoder
Bus de datos
D7 D0
I/O
1. El dispositivo I/O solicita atencin (enva una seal de INT). ROM RAM
CE
CE
CE
A11
A0
D.Mery
39
Prsentat ion
[ Estructura ]
A12 A0
Reconocimiento
Bus de direcciones
INTA INTR
D7
CPU
D0
MREQ RD WR
decoder
Bus de datos
D7 D0
I/O
1. El dispositivo I/O solicita atencin (enva una seal de INT). RAM 2. ROM La CPU termina su instruccin y CE CE reconoce interrupcin.
CE
A0
A11
D.Mery
40
Prsentat ion
[ Estructura ]
A12 A0
Reconocimiento
Bus de direcciones
INTA INTR
D7
CPU
D0
MREQ RD WR
Dato D Bus de datos
decoder
D7
D0
I/O
1. El dispositivo I/O solicita atencin (enva una seal de INT). RAM 2. ROM La CPU termina su instruccin y CE reconoce interrupcin. CE CE 3. El dispositivo I/O enva un dato D por el bus de datos.
A0
A11
D.Mery
41
Prsentat ion
[ Estructura ]
A12 A0
Reconocimiento
Bus de direcciones Direccin X
MREQ RD WR
INTA INTR
D7
CPU
D0
decoder
Bus de datos
D7 D0
I/O
A11
A0
D.Mery
1. El dispositivo I/O solicita atencin (enva una seal de INT). RAM 2. ROM La CPU termina su instruccin y CE reconoce interrupcin. CE CE 3. El dispositivo I/O enva un dato D por el bus de datos. 4. La CPU forma una direccin X a partir del dato D, i.e. X=f(D), y ejecuta 42 rutina indicada. la Arquitectura de Computadores
Prsentat ion
[ Estructura ]
Reconocimiento
Direccin X
5. Se ejecuta la rutina de atencin. 6. Al final se regresa al programa inicial.

Prsentat ion
[ Estructura ]
Vector de interrupciones:
Interrupcin por vectores
Un forma de obtener X a partir de D es mediante una tabla, denominada vector de interrupciones.

En alguna parte de la memoria se encuentra el vector de interrupciones. Los elementos de este vector contienen las direcciones, o cdigos para llegara a las direcciones, de atencin a las rutinas de interrupcin.
D.Mery
44
Prsentat ion
[ Estructura ]
Interrupcin por vectores
Ejemplo (Interrupcin de un teclado):
1. El teclado enva en el bus de datos el byte D=09h. 2. La CPU forma la direccin V a partir de D, en este caso V = 0009h, de esta manera lee en la direccin 0009h y 0000Ah de su memoria un dato X. Supongamos que esos datos son 12h y 03h (X = 1203h) 3. Este dato X es la nueva direccin de memoria, en la que se encuentra la rutina de atencin a la interrupcin, es decir PC 1203h. 4. La CPU ejecuta el programa a partir de la posicin PC. Esta rutina lee la tecla presionada en el teclado. 5. La CPU termina de ejecutar la rutina de interrupcin y vuelve al programa original.
Prsentat ion
[ Estructura ]
Mltiples interrupciones
Qu pasa si el computador tiene varios dispositivos I/O que pueden interrumpir?
D.Mery
46
Prsentat ion
[ Estructura ]
Qu pasa si el computador tiene varios dispositivos I/O que pueden interrumpir? 1. La CPU debera tener una entrada INTR y una salida INTA por cada dispositivo.
2. Consulta mediante software.

3. Conexin en cadena.
4. Arbitraje del bus.
D.Mery
47
Prsentat ion
[ Estructura ]
1. CPU con varios INTR/INTA
CPU
INTR1 INTA1 INTR2 INT2 INTRn INTAn
I/O 1
I/O 2
I/O n
D.Mery
48
Prsentat ion
[ Estructura ]
2. Consulta mediante software
Cuando la CPU detecta una interrupcin se ejecuta una rutina general de servicio de interrupcin que se encarga de consultar a cada mdulo I/O para determinar en mdulo que ha provocado la interrupcin. Esto, generalmente se hace leyendo los registros de estatus de los dispositivos. El orden en que se pregunta implica el orden de jerarqua.
D.Mery
49
Prsentat ion
[ Estructura ]
3. Conexin en cadena
INTR
CPU
INTA
I/O 1
I/O 2
I/O n
D.Mery
50
Prsentat ion
[ Estructura ]
4. Arbitraje de bus
El mdulo I/O debe disponer del control del bus antes de poder activar la lnea de peticin de interrupcin.
As, slo un mdulo puede activar la lnea en un instante. Cuando la CPU detecta la interrupcin, responde mediante la lnea de reconocimiento de interrupcin.
Despus el mdulo que solicit la interrupcin sita el vector D en las lneas de datos.
D.Mery
51
Prsentat ion
[ Estructura ] Controlador de interrupciones 82C59A
D.Mery
52
Prsentat ion
[ ndice ]

D.Mery
53
Prsentat ion
[ E/S ]
Discos
IBM Ultrastar 36ZX
D.Mery
54
Prsentat ion
[ E/S ]
Discos
Componentes de un disco duro

Prsentat ion
[ E/S ]
Discos
Constitucin de un disco
Prsentat ion
[ E/S ]
Discos
Lectura: El flujo magntico del disco se transforma en corriente elctrica sobre la bobina del cabezal. Escritura: La corriente que circula por la bobina provoca un flujo magntico sobre el ncleo y por lo tanto sobre la superficie del disco. El sentido de la corriente direccin de magnetizacin. El nucleo ferromagntico posee una separacin llamada gap que permite que el flujo electromagntico se propage hasta la superficie de grabacin. Podemos hacernos una idea de su tamao: Gap 40 m.
D.Mery
57
Prsentat ion
[ E/S ]
Discos
Escritura/lectura en un disco magntico

Prsentat ion
[ E/S ]
Medio de grabacin Sustrato: Suelen ser de alumnio ya que debe cumplir varios requisitos: Debe tener un bajo coeficiente de dilatacin, pues la fuerza centrfuga de la rotacin podra deformar el soporte difucultando la lectura y escritura. La superficie debe ser muy lisa.
Discos
Superficie magnetizable: Se trata de una capa de material magntico y por tanto susceptible a los campos electromagnticos. En general se utilizan dos tipos de capas: xido y pelcula delgada.
Prsentat ion
[ E/S ]
Discos
Cabezas (Heads): Realizan la lectura fsica de cada superficie del disco. Hay tantas cabezas como superficies tiles. En principio, dos cabezas por cada disco Las cabezas se mueven a la vez, pues estn unidas al mismo brazo. Un multiplexor se encarga de conmutar la lectura/escritura entre una u otra cabeza.
D.Mery
60
Prsentat ion
[ E/S ]
Pistas (Tracks) Cada una de las lineas concntricas en que se divide la superficie de un disco. Una pista es un anillo circular sobre un lado del disco. Cada pista tiene un nmero. El diagrama muestra 3 pistas.
Discos
D.Mery
61
Prsentat ion
[ E/S ]
Sectores
Discos
Se llama sector de un disco, una parte en forma de cua del mismo. Cada sector est numerado. En un disquete de 5 1/4 hay 40 pistas con 9 sectores cada una.
En un disquete de 3 1/2 hay 80 pistas con 9 sectores cada una. De manera que, en un disquete de 3 1/2 hay el doble de lugares que en un disquete de 5
D.Mery
62
Prsentat ion
[ E/S ]
Discos
Sector de pista es el rea de interseccin entre una pista y un sector. (rea amarilla)
D.Mery
63
Prsentat ion
[ E/S ]
Bloque (Clusters) Un cluster es un conjunto de sectores de pista , desde 2 a 32 o ms, dependiendo del esquema de formateo que se use. El esquema ms comn para PC determina la cantidad de sectores de pista por cada cluster sobre la base de la capacidad del disco. Un disco rgido de 1.2 gigabytes tendr el doble de clusters que un disco rgido de 500 MB.
Discos
D.Mery
64
Prsentat ion
[ E/S ]
Discos
Cilindro (Cylinder) Pistas de todos los platos que equidistan del eje. Es decir, pistas a las que acceden las cabezas cuando el brazo no se mueve.
D.Mery
65
Prsentat ion
[ E/S ]
Discos
Ejemplo: Parmetros de un disquete de 35 pulgadas,144MBytes: - 80 Cylinders, 2 Heads, 512 Bytes/Sector, 18 Sectors/Track - Multiplicando: 80 x 2 x 18 x 512 = 1.474.560 bytes
D.Mery
66
Prsentat ion
[ E/S ]
Discos
Disposicin de datos en un disco
D.Mery
67
Prsentat ion
[ E/S ]
Discos
Componentes de una unidad de Disco
D.Mery
68
Prsentat ion
[ E/S ]
Discos
Componentes de una unidad de Disco
D.Mery
69
Prsentat ion
[ E/S ]
Discos
El procedimiento para leer/escribir datos en un disco duro tiene 4 pasos: 1. Bsqueda 2. Rotacin 3. Ubicacin 4. Transferencia de datos Ver animacin aqu:
http://www.jegsworks.com/Lessons-sp/lesson6/lesson6-5.htm
D.Mery
70
Prsentat ion
[ E/S ]
Caractersticas fsicas de los sistemas de disco: Movimiento de cabeza:
Discos
cabeza fija (una por pista) cabeza mvil (una por superficie) disco no extrable disco extrable simple cara doble cara un solo plato mltiples platos contacto (flexible) hueco fijo hueco aerodinmico (Winchester)
71 Arquitectura de Computadores
Prsentat ion
Portabilidad del disco:
Caras:
Platos:
Mecanismo de las cabezas:
D.Mery
[ ndice ]

D.Mery
72
Prsentat ion
[ E/S ]
Disco duro
Lectura/escritura en un medio magntico

Prsentat ion
[ E/S ]
CD
Lectura en un CD
Prsentat ion
[ E/S ]
CD Audio
CD-Audio
Duracin 100 aos Informacin grabada en forma de espiral (son 22.188 revoluciones, 5.6km) Dimetro 12cm, r utilizable 3.25cm Espesor 1.2 mm Velocidad angular variable Velocidad lineal constante 1.2m/s Los bits se guardan como pits (fosos) y lands (llanos) que se imprimen en un proceso fotogrfico usando una pelcula. Capacidad alrededor de 74 min.
Prsentat ion
[ E/S ]
CD-Audio
D.Mery
76
Prsentat ion
[ E/S ]
CD ROM (read only memory)
CD-ROM
Diseados para guardar informacin. Parecido al CD Audio, sin embargo posee un mayor nmero de bits de control para corregir errores (ya que los datos no se pueden perder, en cambio si se pierde un poco de audio el cerebro puede reconstruirlo). La capacidad es del orden de los 750 MB.
D.Mery
77
Prsentat ion
[ E/S ]
Formato del CD ROM
CD-ROM
D.Mery
78
Prsentat ion
[ E/S ]
CD R (recordable)
CD-R
CD que puede ser grabado una vez. Presenta elementos qumicos transparentes que estallan al ser iluminados con un lser de alta potencia. Al estallar se produce un fenmeno parecido a una mancha provocada por una tinta. Este principio se usa para producir los fosos, sino se hace estallar nada corresponde a un llano. Un lser de menor potencia es usado para leer el CD. Para un usuario es como si fuera un CD-ROM, sin embargo el proceso de elaboracin es distinto.
Prsentat ion
[ E/S ]
CD RW (rewriteble)
CD-RW
CD que puede ser grabado y borrado varias veces. Tiene varias capas qumicas con aleaciones con dos estados estables: cristalino: superficie lisa (buena reflexin) amorfo: las molculas presentan una orientacin aleatoria (reflexin pobre) Un lser de alta potencia amorfo fosa Un lser de potencia media cristalino llano Un lser de potencia baja se usa para leer. Se puede borrar entre 500 mil y 1 milln de veces. La escritura es ms lenta que el CD-R.
Prsentat ion
[ E/S ]
DVD (digital video disk, digital versatil disk)
DVD
Es el mismo principio de los CDs pero con fosos ms pequeos, espirales ms apretadas y un lser ms delgado. Pueden ser de una/dos capas, una/dos caras: Lados 1 1 2 2
D.Mery
Capas 1 2 1 2
81
Capacidad 4.7 GB 8.5 GB 9.4 GB 17 GB

Prsentat ion
[ E/S ]
DVD (digital video disk, digital versatil disk)
DVD
Ya existen en el mercado DVD-R. En un futuro muy cercano todos los PCs contarn con grabadores DVD. Para pelculas existen regiones definidas por Hollywood con el fin de controlar el mercado (POR SUERTE LOS DISCOS DUROS NO HAN SIDO ESTANDARIZADOS POR Hollywood!!)
D.Mery
82
Prsentat ion
[ E/S ]
CD vs. DVD CD
DVD
D.Mery
83
Prsentat ion
[ E/S ]
Discos magneto-pticos (MO)
MO
El medio de grabacin es magntico, funciona con distintas polarizaciones. La polaridad se cambia a altas temperaturas. El lser calienta el medio y una vez caliente se aplica el campo magntico para cambiar la polaridad. La lectura es puramente ptica. La direccin del magnetismo se puede detectar por un haz de luz lser polarizada de menor intensidad. Mayor longevidad que CD-RW. MO es mas econmico que disco duro.
Prsentat ion
[ ndice ]

D.Mery
85
Prsentat ion
[ E/S ]
RAID (Redundant array of independent disks):
RAID
Utiliza un esquema de discos paralelos que el sistema operativo los trata como si fuera un solo disco lgico. La idea es aumentar por una parte el desempeo en la transferencia de datos y por otra parte la fiabilidad de los datos introduciendo informacin redundante. Ver: http://www.acnc.com/04_01_00.html
Prsentat ion
[ E/S ]
RAID nivel 0:
RAID
Los datos son repartidos en bloques y cada bloque es escrito en un disco distinto. No hay redundancia.
Prsentat ion
[ E/S ]
RAID nivel 1:
RAID
100% de redundancia. Aumenta el desempeo en la lectura mas no en la escritura por qu?

Prsentat ion
[ E/S ]
RAID nivel 2:
RAID
Utiliza cdigo Hamming ECC (error correcting code) para corregir errores.
Prsentat ion
[ E/S ]
RAID nivel 3:
RAID
Utiliza bit de paridad para detectar/corregir errores (menos eficiente en la correccin que nivel 2)
Prsentat ion
[ ndice ]

D.Mery
91
Prsentat ion
[ E/S ]
Buses
Interconexiones en un computador
D.Mery
92
Prsentat ion
[ E/S ]
Buses
Existe una gran cantidad de posibles sistemas de interconexin en un computador. Estructuras basadas en un bus nico o mltiple son las ms comunes. e.g. Control/Address/Data bus (PC) e.g. Unibus (DEC-PDP)
D.Mery
93
Prsentat ion
[ E/S ]
Buses
Un bus es un camino de comunicacin entre dos o ms dispositivos. Una caracterstica clave de un bus es que se trata de un medio de transmisin compartido. Al bus se le conectan varios dispositivos, y cualquier seal transmitida por uno de esos dispositivos est disponible para que los otros dispositivos conectados al bus puedan acceder a ella. Si los dispositivos transmite por el bus al mismo tiempo
Prsentat ion
[ E/S ]
Memoria ROM
Buses
CPU
I/O
Memoria RAM
D.Mery 95
Bus de 20 lneas
Prsentat ion
[ E/S ]
Memoria ROM
Buses
CPU
I/O
Memoria RAM
D.Mery 96
Bus de 40 lneas
Prsentat ion
[ E/S ]
Memoria ROM
Buses
CPU
BUS
I/O
Memoria RAM
Prsentat ion
[ E/S ]
Buses
CPU
ROM
RAM
I/O
D.Mery
98
Prsentat ion
[ E/S ]
Buses
D.Mery
99
Prsentat ion
[ E/S ]
Buses
Arquitectura de bus tradicional

Prsentat ion
[ E/S ]
Buses
Arquitectura de altas prestaciones

Prsentat ion
[ E/S ]
Buses
Un bus es un camino de comunicacin entre dos o ms dispositivos. Una caracterstica clave de un bus es que se trata de un medio de transmisin compartido. Al bus se le conectan varios dispositivos, y cualquier seal transmitida por uno de esos dispositivos est disponible para que los otros dispositivos conectados al bus puedan acceder a ella. Si los dispositivos transmiten por el bus al mismo tiempo
Prsentat ion
[ E/S ]
Buses
D.Mery
103
Prsentat ion
[ E/S ]
Buses
Arquitectura de bus tradicional

Prsentat ion
[ E/S ]
Buses
Arquitectura de alto desempeo

Prsentat ion
[ E/S ]
Diseo del bus: tipos de lneas
Buses
Lneas dedicadas:
Dedicacin fsica: conectan siempre el mismo subconjunto de mdulos (ej: bus de dispositivos E/S) Dedicacin funcional: realizan siempre la misma funcin (ej: lneas de control en cualquier bus) Ventaja: menos disputas por acceso al bus. Desventaja: se incrementa tamao y precio.
D.Mery
106
Prsentat ion
[ E/S ]
Buses
Lneas dedicadas:
CPU
ROM
RAM
I/O Datos
Direcciones
D.Mery
107
Prsentat ion
[ E/S ]
Lneas dedicadas: Bus de direcciones
A12 A0
Buses
12 lneas
INTR INTA
D7
CPU
D0
MREQ RD WR
8 lneas
decoder
Bus de datos
D7 D0
I/O
CE
ROM
CE
RAM
CE
A11
A0
D.Mery
108
Prsentat ion
[ E/S ]
Buses
Lneas multiplexadas:
Propsitos diferentes en distintos instantes de tiempo (ej: bus de datos / direcciones segn una lnea de control) Ventaja: menos lneas se reduce tamao y precio. Desventajas: se complica la circuitera se reduce velocidad del computador.
D.Mery
109
Prsentat ion
[ E/S ]
Buses
Lneas multiplexadas:
CPU
ROM
RAM
I/O Datos y Direcciones
Control
D.Mery
110
Prsentat ion
[ E/S ]
Lneas multiplexadas: Bus general
A12 A0
Buses
12 lneas
INTR INTA
D7
CPU
D0
MREQ RD WR
decoder
Bus general
D7 D0
I/O
CE
ROM
CE
RAM
CE
A11
A0
D.Mery
111
Prsentat ion
[ E/S ]
Arbitraje:
Buses
Los dispositivos conectados al bus necesitan control para realizar algunas acciones:
CPU necesita dato de memoria Dispositivo E/S necesita leer/escribir dato en memoria sin pasar por la CPU De quin es el bus?
D.Mery
112
Prsentat ion
[ E/S ]
Arbitraje:
Buses
Control del bus secuencial: 1 dispositivo a la vez

Centralizado: necesita controlador de bus o rbitro (se usa un chip o parte de la CPU). Distribuido: cada mdulo incluye sistema de control de acceso y entre todos controlan el bus.
D.Mery
113
Prsentat ion
[ E/S ]
Temporizacin:
Buses
Coordinacin de eventos en el bus

Sncrona:
- Incluye reloj - Ventajas: facilidad de implementacin y de pruebas - Desventaja: velocidad de reloj se adecua al ms lento
D.Mery
114
Prsentat ion
[ E/S ]
Temporizacin scnrona:
Buses
D.Mery
115
Prsentat ion
[ E/S ]
Temporizacin:
Buses
Coordinacin de eventos en el bus

Asncrona:
Los eventos que suceden en el bus provocan nuevos eventos.

- Ventajas: mejora rendimiento cuando hay dispositivos lentos y rpidos. - Desventaja: difcil de implementar.
D.Mery
116
Prsentat ion
[ E/S ]
Temporizacin ascnrona:
Buses
(master sync.)
(slave sync.)
D.Mery
117
Prsentat ion
[ E/S ]
Anchura del bus:
Buses
La anchura se define por el nmero de lneas del bus.

Afecta directamente al desempeo del sistema
Anchura del bus de datos N de accesos a memoria Anchura del bus de direcciones forma de direccionar
D.Mery
118
Prsentat ion
[ E/S ]
Transferencia de datos:
Buses
Bus dedicado:
Escritura (maestro esclavo) 1 ciclo de reloj: - maestro enva direccin y datos por buses distintos. Lectura (esclavo maestro) 1 ciclo de reloj: - maestro enva direccin por bus de direcciones - esclavo coloca dato en bus de datos
Prsentat ion
[ E/S ]
Transferencia de datos:
Buses
Bus multiplexado:
Escritura: Lectura: transmisin de direccin + transmisin de dato transmisin de direccin + espera a que esclavo coloque dato (transferencia de bloques de datos: direccin + varios ciclos de datos)
D.Mery
120
Prsentat ion
[ E/S ]
Ejercicio 1:
Buses
Considere una CPU de 64 bits con un bus externo de 32 bits y con una entrada de clock de 1GHz. Asuma que el procesador tiene un ciclo de bus cuya duracin es igual a cuatro ciclos de reloj. a) Cul es la velocidad de transferencia mxima que puede sostener la CPU? a) Para incrementar el desempeo, sera mejor hacer que su bus externo de datos sea de 64 bits, o doblar la frecuencia de reloj que se suministra a la CPU?
D.Mery
121
Prsentat ion
[ E/S ]
Ejercicio 2:
Buses
Se desea disear una CPU que pueda direccionar 4096 palabras de 1 byte usando buses de direcciones y de datos a) dedicados y b) multiplexados. Indique en cada caso: 1) De cuntas lneas son los buses? 2) Si se cuenta con una seal de clock de 1MHz, cul es velocidad de transmisin de los datos?
D.Mery
122
Prsentat ion
[ E/S ]
DMA
Funcionamiento de una transferencia por DMA

Prsentat ion
[ E/S ]
DMA (Direct Memory Access):
Para evitar que la CPU sea la encargada de transferir datos entre la memoria y el perifrico se usa el DMA.
DMA
La tcnica de Acceso Directo a Memoria (DMA) requiere un mdulo adicional conectado al bus del sistema: El controlador de DMA que es capaz de hacer las funciones asignadas a la CPU y asumir el control del sistema El controlador de DMA contiene: Registro de Datos Registro de Direcciones Registro contador de palabras Unidad de control del DMA
Prsentat ion
[ E/S ]
Estos registros permiten al controlador de DMA transferir datos desde (o hacia) una zona contigua de memoria:
DMA
El registro de direccin Almacena la direccin de la siguiente palabra a transmitir Se incrementa de forma automtica despus de cada transferencia El registro contador de palabras Almacena el nmero de palabras que quedan por enviar Se decrementa automticamente despus de cada transferencia
D.Mery
125
Prsentat ion
[ E/S ]
La unidad de control del DMA Comprueba si el contenido del registro contador es 0 Cuando alcanza este valor para la transferencia, enva una seal de interrupcin a la CPU para indicarle que la transferencia a finalizado
DMA
Cuando la CPU desea leer o escribir un bloque de datos emite una orden al controlador de DMA envindole la siguiente informacin: Si la operacin es de lectura o escritura La direccin del perifrico La posicin de comienzo de memoria de donde hay que leer o donde hay que escribir El nmero de palabras que se tienen que leer o escribir
Prsentat ion
[ E/S ]
DMA
A partir de este momento la CPU contina realizando otra tarea. La CPU ha delegado esta operacin de E/S en el controlador de DMA y es este mdulo quien se encargar de ella. El controlador de DMA transfiere directamente, palabra a palabra, el bloque completo de datos entre el perifrico y la memoria, sin pasar par la CPU
Cuando la transferencia finaliza el controlador de DMA enva una seal de interrupcin a la CPU De esta forma la CPU nicamente participa al comienzo y al final de la transferencia
Prsentat ion
[ E/S ]
DMA
El controlador de DMA necesita tener el control del bus para poder transferir datos hacia (o desde) la memoria: Por rfagas Por robo de ciclos DMA transparente Por demanda Dato a dato Cuando el controlador de DMA est preparado para transmitir o recibir datos, activa la lnea de peticin de DMA a la CPU La CPU espera en el siguiente punto de ruptura del DMA, renuncia al control de los buses de datos y direcciones y activa la lnea de reconocimiento de DMA
Prsentat ion
[ E/S ]
DMA
DMA con un solo bus
D.Mery
129
Prsentat ion
[ E/S ]
DMA
DMA con buses independientes
D.Mery
130
Prsentat ion
[ E/S ]
DMA
DMA con bus E/S

Prsentat ion
[ E/S ]
Ejemplos de Buses
Bus PCI
Bus SCSI
Bus USB
D.Mery
132
Prsentat ion
[ E/S ]
Tipos de buses
Buses
D.Mery
133
Prsentat ion
[ E/S ]
Buses
Se recomienda leer:
http://www.techfest.com/hardware/bus.htm
D.Mery
134
Prsentat ion
[ E/S ]
Transferencia sncrona (general)
Buses // en un equipo
D.Mery
135
Prsentat ion
[ E/S ]
Tipos de buses
Buses
D.Mery
136
Prsentat ion
[ E/S ]
Buses
1. Buses paralelo dentro de un equipo:

ISA: - es una expansin del bus de IBM - se incluye generalmente por compatibilidad Intel - incluye ms lneas - es ms rpido que ISA - se usa para aplicaciones grficas
PCI:
AGP:
D.Mery
137
Prsentat ion
[ E/S ]
Bus ISA (Industrial Standard Architecture):

Bus de PC IBM, estndar hecho para el 8088 (1981) Tiene 62 lneas: - 20 para direcciones - 8 para datos - varias para control: + Memoria (lectura/escritura) + E/S (lectura/escritura) + Interrupciones (solicitud/consecin) + DMA
Velocidad de transmisin: 8.33 Mb/s.

http://www.techfest.com/hardware/bus/isa.htm
D.Mery
138
Prsentat ion
[ E/S ]
Bus ISA:
Evolucin:
IBM introduce para el 80286 palabras de 16 bits Se disea nuevamente el bus para 16 bits de datos con un conector separado.
D.Mery
139
Prsentat ion
[ E/S ]
D.Mery
140
Prsentat ion
[ E/S ]
Bus ISA:
Evolucin:
IBM introduce para el 80286 palabras de 16 bits Se disea nuevamente el bus para 16 bits de datos con un conector separado. Se introduce el 80386 de palabras de 32 bits Se disea el bus EISA (ISA extendido) de 32 bits.
D.Mery
141
Prsentat ion
[ E/S ]
Bus PCI (Periferical Component Interconnect):

Se desarrolla debido a la baja velocidad del bus ISA. As era posible ejecutar aplicaciones multimedia: Ej: Una pantalla de 1024 x 768 pixeles x 3 colores (bytes) Secuencias de imgenes de 30 frames/s se necesita una transferencia de 67.5MB/s PCI lo desarrolla Intel en 1990: - 64 lneas de datos - 66MHz 4.224 Gbps (528MB/s). - Posee una electrnica sencilla. - Permite interconexin con otros buses (como ISA) http://www.techfest.com/hardware/bus/pci.htm
Prsentat ion
[ E/S ]
Ejemplo:
D.Mery
143
Prsentat ion
[ E/S ]
PCI: estructura y seales:

Se configura como bus de 32 64. 49 lneas de seal obligatorias. - Sistema: reloj y reset - Direcciones y datos + 32 lneas multiplexadas (datos y direcciones) + Lneas para interpretar y validar - Control de interfaz: coordinan envo y recepcin - Arbitraje: pares de lneas dedicadas maestros-rbitro - Seales de error (ej: paridad)
D.Mery
144
Prsentat ion
[ E/S ]
Seales obligatorias del PCI
D.Mery
145
Prsentat ion
[ E/S ]
PCI: estructura y seales:

Para 64 bits: aparecen 51 seales opcionales. - Interrupcin: lneas dedicadas para cada dispositivo - Soporte de cach para que se conecten al PCI - 32 lneas multiplexadas (datos y direcciones) (adicionales) - Lneas de interpretacin y validacin - 2 lneas que permiten que 2 dispositivos PCI utilicen 64 bits. - Terminales de test: estndar IEEE 1149.1
D.Mery
146
Prsentat ion
[ E/S ]
Seales opcionales del PCI
D.Mery
147
Prsentat ion
[ E/S ]
Transferencia de datos en el PCI (lectura)
D.Mery
148
Prsentat ion
[ E/S ]
a)
a) El maestro obtiene el control del bus, inicia la comunicacin activando FRAME, que deber permanecer activa hasta que el maestro termine la comunicacin. El maestro tambin coloca la direccin de inicio en el bus de direcciones y la orden de lectura en C/BE (lneas de comandos).
D.Mery
149
Prsentat ion
[ E/S ]
b)
b) Al comienzo del clock 2, el dispositivo esclavo (del cual se leern los datos) reconoce la direccin colocada en AD.
D.Mery
150
Prsentat ion
[ E/S ]
c)
c) El maestro deja las lneas AD libres. El maestro cambia las lneas C/BE para indicar cules de las lneas AD se utilizarn para transferir el dato direccionado. El maestro activa IRDY (Initiator ready) para indicar que est preparado para recibir datos.
Prsentat ion
[ E/S ]
d)
d) El esclavo (dispositivo de lectura seleccionado) activa Transferencia de datos en el PCI (lectura) DEVSEL (Device Select) para indicar que ha reconocido las direcciones y va a responder. Coloca el dato solicitado en las lneas AD y activa TRDY (Target ready) para indicar que hay un dato vlido en el bus.
D.Mery
152
Prsentat ion
[ E/S ]
e)
e) El maestro lee el dato al comienzo del clock 4 y cambia las lneas de habilitacin de byte segn se necesite para la prxima lectura.
D.Mery
153
Prsentat ion
[ E/S ]
f)
f) El esclavo necesita un tiempo adicional para preparar el segundo bloque de datos para la transmisin. Por consiguiente desactiva TRDY para sealar al maestro que no proporcionar un nuevo dato en el prximo ciclo. En consecuencia, el maestro no lee las lneas de datos al comienzo del clock 5 y no cambia la seal de habilitacin de byte durante ese ciclo. El bloque de datos D.Mery 154 Arquitectura de Computadores es ledo al comienzo del clock 6.
Prsentat ion
[ E/S ]
g)
g) Durante el clock 6, el esclavo sita el tercer dato en el bus. Pero (en este ejemplo especfico) el maestro est ocupado y por lo tanto desactiva IRDY. Esto har que el esclavo mantenga el tercer dato en el bus durante un ciclo de reloj extra.
Prsentat ion
[ E/S ]
h)
h) El maestro sabe que el tercer dato es el ltimo y por eso desactiva FRAME. Adems, activa IRDY para indicar que est listo para completar esa transferencia.
Prsentat ion
[ E/S ]
i) Transferencia de datos esto PCI (lectura) i) El maestro desactiva IRDY, conen elhace que el bus vuelva a estar libre, y el esclavo desactiva TRDY y DEVSEL.
D.Mery
157
Prsentat ion
[ E/S ]
Arbitraje del PCI:
Arbitraje centralizado - Cada maestro tiene dos lneas dedicadas - REQ (peticin del bus) - GNT ( cesin del bus) Transmisin - Dispositivo PCI (o CPU) solicita bus activando REQ - Espera GNT - Usa el bus mientras tenga GNT
D.Mery
158
Prsentat ion
[ E/S ]
Arbitraje del PCI:
rbitro de PCI
GNT
REQ
GNT
REQ
GNT
REQ
Dispositivo PCI
Dispositivo PCI
Dispositivo PCI
D.Mery
159
Prsentat ion
[ E/S ]
Bus AGP (Accelerated Graphics Port):

Bus de alto rendimiento para controlador grfico. AGP reduce cuellos de botella ya que es un bus dedicado de alta velocidad. Necesidades de las aplicaciones grficas: - Acceso rpido a memoria local de video (refresh) - Elementos de pxel (3D) - Informacin del eje Z - Planos superpuestos - Malla poligonales - Texturas 32 lneas multiplexadas: direcciones/datos Alta velocidad (reloj del bus de la CPU) Transmisin: 528 MB/s 1 GB/s
Prsentat ion

D.Mery
[ E/S ]
Ejemplo de texturas
D.Mery
161
Prsentat ion
[ E/S ]
Buses // entre dispositivos
2. Buses paralelo entre dispositivos:

SPP, EPP, ECP: - escners - impresoras - HD - CD-ROM - DVD - HD - CD-ROM - DVD
Prsentat ion
SCSI:
IDE:
D.Mery
[ E/S ]
D.Mery
163
Prsentat ion
[ E/S ]
SPP
D.Mery
164
Prsentat ion
[ E/S ]
SPP:
Proceso: 1. Computador tiene datos para enviar por SPP: BUSY 2. Computador enva 8 bits de datos + STROBE 3. Perifrico responde con BUSY 4. Perifrico guarda byte, enva ACK y desactiva BUSY Velocidad de transmisin: 150 KB/s
D.Mery
165
Prsentat ion
[ E/S ]
EPP (Enhanced Parallel Port):

Compatible con SPP estndar. IEEE 1284 - Transferencia de datos PC perifrico + Ciclo de escritura de datos + Ciclo de lectura de datos - Direcciones, canales o comandos + Ciclo de escritura de direccin + Ciclo de lectura de direccin Velocidad de transmisin: 2MB/s
Prsentat ion
D.Mery
[ E/S ]
ECP (Extended Cpabilities Port):

IEEE 1284 Permite compresin de datos RLE (Run Length Encoding) - Para impresoras y escners Velocidad de transmisin: 5MB/s
D.Mery
167
Prsentat ion
[ E/S ]
SCSI:

Perifricos externos (8, 16, 32 lneas) Introducido por Macintosh en 1984 Se usa en CD, DVD, Audio y HD. SCSI-1: 5MB/s, SCSI-2: 40MB/s, SCSI-3: 160MB/s Dispositivos encadenados (2 conectores)
D.Mery
168
Prsentat ion
[ E/S ]

SCSI (seales):
BSY: SEL: C/D: MSG: REQ: ACK: ATN: RST: ocupado selecciona dispositivo datos / control mensaje solicita transferencia reconoce REQ mensaje disponible inicio del bus
D.Mery
169
Prsentat ion
[ E/S ]
SCSI: Temporizacin
D.Mery
170
Prsentat ion
[ E/S ]
IDE (Integrated Drive Electronics):

Integrada en placas base (incluyen 2 canales IDE Para 4 dispositivos). Comunica CPU con perifricos Costo reducido Rendimiento comparable al SCSI Compatible con ISA, PCI y bus local
D.Mery
171
Prsentat ion
[ E/S ]
IDE (cables y conectores):

PATA SATA 133MB/s 150MB/s
D.Mery
172
Prsentat ion
[ E/S ]
IDE (registros):
Registros para lectura: - datos - error - sectores totales - N cilindro - Disco/cabeza - Estado Registros para escritura: - datos - caractersticas - sectores totales - N cilindro - Disco/cabeza - Comando
D.Mery
173
Prsentat ion
[ E/S ]
IDE (seales):
D.Mery
174
Prsentat ion
[ E/S ]
IDE (comandos):
D.Mery
175
Prsentat ion
[ E/S ]
SCSI vs. IDE:

Velocidad de transferencia de datos: SCSI: 160MB/s IDE: 133MB/s N de dispositivos: SCSI: 32
IDE: 7
Controladora: SCSI es necesario aadirla con bus PCI a la placa base IDE viene incluida Discos duros: Velocidad: Tiempos de acceso: Precio:
SCSI 15.000 rpm SCSI: 3-4ms SCSI: X
IDE: 7.200 rpm IDE: 8ms IDE: 0.7 X
D.Mery
176
Prsentat ion
[ E/S ]
RS232: Se crea en los aos 60. La idea es transmitir bit por bit de forma secuencial.
RS232
Adems de los bits de datos, existen bit de arranque, de paridad y de parada.
D.Mery
177
Prsentat ion
[ E/S ]
Ejemplo:
RS232
Conexin entre un DTE (Data Terminal Equipment) y un DCE (Data Circuit-terminating Equipment).
D.Mery
178
Prsentat ion
[ E/S ]
RS232
D.Mery
179
Prsentat ion
[ E/S ]
RS232
Conexin tpica en DB-9
hembra
macho
D.Mery
180
Prsentat ion
[ E/S ]
RS232
25 pines
Conector macho
D.Mery 181
9 pines
Prsentat ion
[ E/S ]
RS232
25 pines
Conector hembra
D.Mery 182
9 pines
Prsentat ion
[ E/S ]
RS232
Se recomienda visitar:
http://www.camiresearch.com/Data_Com_Basics/RS232_standard.html
D.Mery
183
Prsentat ion
[ E/S ]
Bus USB
Universal Serial Bus USB USB 2.0 (high-speed)
D.Mery
184
Prsentat ion
[ E/S ]
Bus USB
En los 90 se disea el USB como un bus serial ms rpido que el RS232, y ms rpido que el bus paralelo.
Se puede as aumentar el nmero de dispositivos perifricos conectados al bus.
D.Mery
185
Prsentat ion
[ E/S ]
Ventajas:
Bus USB
De fcil uso en PC. Bajo costo y hasta 480Mb/s (USB 2.0) Funciona para aplicaciones en tiempo real de audio y video. Sirve para varias configuraciones de PC Compatibilidad de 2.0 con 1.0 (no viceversa)
D.Mery
186
Prsentat ion
[ E/S ] Facilidades de instalacin:
Bus USB
Los usuarios no deben tener que ajustar interruptores en tarjetas o dispositivos. Los usuarios no deben tener que abrir la caja para instalar nuevos dispositivos E/S. Todos los dispositivos se conectan con el mismo tipo de cable. Los dispositivos E/S obtienen alimentacin del cable. El sistema debe dar soporte a dispositivos de tiempo real Los dispositivos deben poder instalarse con el PC en funcionamiento No debe ser necesario reiniciar el equipo despus de instalar un nuevo dispositivo Bus y dispositivos E/S de bajo costo
Prsentat ion
[ E/S ]
Bus USB
D.Mery
188
Prsentat ion
[ E/S ]
Bus USB
Estructura: 2 hilos para los datos: (D+, D-) 2 hilos para la alimentacin: (Vbus, GND).
Prsentat ion
[ E/S ]
Bus USB
Construccin de un conector USB
D.Mery
190
Prsentat ion
[ E/S ]
Bus USB
Construccin de un cable USB

Prsentat ion
[ E/S ]
Bus USB
D.Mery
192
Prsentat ion
[ E/S ]
Bus USB
USB utiliza codificacin NRZI (Non-Return-to-Zero Inverted ) para transmitir sus datos:
1 0
significa que no hay cambios en la data, significa que s hay cambios.
Ejemplo: Data: NRZI: 0 1 1 0 1 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 1 0
D.Mery
193
Prsentat ion
[ E/S ]
Bus USB
Antes de realizar la codificacin NRZI se usa la tcnica de bit stuffing para asegurar una transmisin adecuada de los datos. En esta tcnica se inserta en la data un 0 si hay seis 1 seguidos y luego se hace la codificacin NRZI:
Ejemplo:
Data: Bit stuffed data: NRZI: 0 1 1 0 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 0 1 1 0 0 1 0 0 1 1 1 1 1 0 0 0 1 0 1 0
D.Mery
194
Prsentat ion
[ E/S ]
Bus USB
Estructura:
Controlador (dentro PC) Comunicaciones entre perifricos-CPU Admisin de perifricos dentro del bus Asignacinde direcciones lgicas segn tipo de perifrico Comunica errores a CPU
Concentradores (hubs) Distribuidor inteligente de datos y alimentacin Permiten conectar 127 dispositivos a 1 puerto
D.Mery
195
Prsentat ion
[ E/S ]
Bus USB
Topologa estrella
Prsentat ion
[ E/S ]
Bus USB
Hub (conector)
D.Mery
197
Prsentat ion
[ E/S ]
Bus USB
D.Mery
198
Prsentat ion
[ E/S ]
Bus USB
Hubs y dispositivos en el sistema anterior
Una funcin se define como un dispositivo USB capaz de transmitir o recibir datos por el bus.
Prsentat ion
[ E/S ]
Bus USB
Hasta 127 perifricos, pero con un PCI-USB add-in card se puede obtener un bus USB adicional.
Cables de 5 metros (mximo), ms nos se puede por problemas de interferencias elcectromagnticas.

USB transfiere datos a una velocidad de 12Mb/s. (High-speed USB -USB 2.0- transmite hasta 480Mb/s) 80% de los PC vendidos en 2003 tienen USB 2.0.
Ejemplos de perifricos con USB: cmaras digitales, modems, memorias, teclados, ratones, joysticks digitales, algunos CD-ROM, cintas, diskettes, escners e impresoras.
Prsentat ion
[ E/S ]
standard parallel port: Original USB: High-speed USB: ECP/EPP parallel port: IDE: SCSI-1: SCSI-2 (Fast SCSI): Fast Wide SCSI: Ultra SCSI (SCSI-3): UltraIDE: Wide Ultra SCSI: Ultra2 SCSI: IEEE-1394: Hi-Speed USB: Wide Ultra2 SCSI: Ultra3 SCSI: Wide Ultra3 SCSI: FC-AL Fiber Channel:
201
Bus USB
115kB/s (.115MB/s) 12Mb/s (1.5MB/s) 480Mb/s (60MB/s) 3MB/s 3.3-16.7MB/s 5MB/s 10MB/s 20MB/s 20MB/s 33MB/s 40MB/s 40MB/s 12.5-50MB/s 480Mbits/s 80MB/s 80MB/s 160MB/s 100-400MB/s
Prsentat ion
Velocidades de transmisin:
b/s: B/s
D.Mery
bit por seg. byte por seg.
[ E/S ]
Bus USB
USB on-the-go: diseado para conexiones entre perifricos sin tener que usar un PC.
D.Mery
202
Prsentat ion
[ E/S ]
Bus USB
Portable DVD Burner with Compact Flash Slot

EZPnP Technologies Corp
D.Mery
203
Prsentat ion
[ E/S ]
Bus USB
The new TMX MP3 System combines state-of-the-art digital music playback capability, mass-storage capacity, unique ergonomic carrying options and Timexs renowned precision, all in a compact, easy-to-use device that pushes the envelope of design for MP3.
Timex Corporation
D.Mery
204
Prsentat ion
[ E/S ]
Bus USB
Digital Palmcorder MultiCam Camcorder with 24X Hi-Definition Zoom and 800X Digital Zoom
Panasonic
D.Mery
205
Prsentat ion
[ E/S ]
Bus USB
5GB SD Media Storage Device
Panasonic
D.Mery
206
Prsentat ion
[ E/S ]
Bus USB
SD Mobile Printer
Panasonic
D.Mery
207
Prsentat ion
[ E/S ]
Bus USB
TV & Video box: Portable Television/ Video Viewing and Recording: BF-1100 is the best solution that enables you to watch, record and edit streaming TV and video programs on your personal computers. With the built-in mini tuner and 480Mbps high- speed USB 2.0 interface, the BF-1100 turns your desktop and notebook into a live television set.
Bafo
D.Mery
208
Prsentat ion
[ E/S ]
Bus USB
The Giga box: External HardDrive 1.8 Hitachi 20 GB
Bafo
D.Mery
209
Prsentat ion
[ E/S ]
Bus USB
iPod Mini: iPod 20G: iPod 40G:
4GB (1000 songs) 5000 songs 10.000 songs

Apple
D.Mery
210
Prsentat ion
[ E/S ]
Digital Camera Nikon D2X: 12.4 Megapixel
Bus USB
New image processing algorithms combine with optimized analog and digital white balance to produce smoother, more consistent gradations with exceptionally pure color reproduction Continuous shooting: 5 frames per second (fps) at 12.4 megapixels for up to 15 consecutive NEF (Nikon Electronic Format) images; 8 fps for 26 NEF images at 6.8 megapixels
Nikon
D.Mery
211
Prsentat ion
[ E/S ]
Bus USB
Para ver especificaciones tcnicas se recomienda: Universal Serial Bus Revision 2.0 specification (.zip file format, size 9.13 MB) http://www.usb.org/developers/docs/
D.Mery
212
Prsentat ion
[ E/S ]
Uso de los buses en Pentium
Bus
D.Mery
213
Prsentat ion
[ E/S ]
Bus PCI Express
Los PC tienen muchos buses locales con diferentes requerimientos

Prsentat ion
[ E/S ]
Bus PCI Express
Concurrencia mltiple de transferencia de datos

Prsentat ion
[ E/S ]
Bus PCI Express
Se agrega un switch a la topologa.

Prsentat ion
[ E/S ]
Bus PCI Express
Interconexin I/O de propsitos generales (hasta 2003)

Prsentat ion
[ E/S ]
Bus PCI Express
Servidor basado en PCI express.

Prsentat ion
[ E/S ]
Bus PCI Express
Sistema de comunicaciones de red basado en PCI-Express

Prsentat ion
[ E/S ]
Bus PCI Express
La arquitectura PCI Express es especificada en capas.

Prsentat ion
[ E/S ]
Bus PCI Express
Un enlace PCI-Express usa par de seales para transmitir y recibir.

Prsentat ion
[ E/S ]
Bus PCI Express
Un enlace PCI-Express consiste en uno o ms caminos (lanes).

Prsentat ion
[ E/S ]
Bus PCI Express
La capa de enlace agrega caractersticas de integridad de datos.

Prsentat ion
[ E/S ]
Bus PCI Express
Bla bla
Prsentat ion
[ ndice ]

D.Mery
225
Prsentat ion
[ E/S ]
Redes
Uso de las redes de computadores

Aplicaciones de negocios. Aplicaciones domsticas. Usuarios mviles. Temas sociales.
D.Mery
226
Prsentat ion
[ E/S ]
Redes
Aplicaciones de negocios
Una red con dos clientes y un servidor

Prsentat ion
[ E/S ]
Redes
Aplicaciones de negocios
El modelo cliente servidor implica solicitudes y respuestas

Prsentat ion
[ E/S ]
Redes
Aplicaciones domsticas
Acceso a informacin remota Comunicacin persona a persona Entretencin interactiva Comercio electrnico
D.Mery
229
Prsentat ion
[ E/S ]
Redes
Aplicaciones domsticas
En el sistema de igual a igual (peer to peer) no hay clientes ni servidores fijos (ejemplo Napster, kazaa, etc.).
Prsentat ion
[ E/S ]
Redes
Comercio electrnico
Algunas formas de comercio electrnico

Prsentat ion
[ E/S ]
Redes
Usuarios mviles
Combinaciones de redes inalmbricas y computacin mvil

Prsentat ion
[ E/S ]
Redes
Hardware de redes
Redes de rea local Redes de rea metropolitana Redes de rea amplia Redes inalmbricas
D.Mery
233
Prsentat ion
[ E/S ]
Redes
Clasificacin de procesadores interconectados por escala

Prsentat ion
[ E/S ]
Redes
Redes de rea local (LAN)
Dos redes de difusin: a) de bus, b) de anillo.

Prsentat ion
[ E/S ]
Redes
Redes de rea metropolitana (MAN)
Una red de rea metropolitana basada en TV por cable

Prsentat ion
[ E/S ]
Redes
Redes de rea amplia (WAN)
Relacin entre hosts de LANs y la subred.

Prsentat ion
[ E/S ]
Redes
Redes de rea amplia (WAN)
Flujos de paquetes desde un emisor a un receptor

Prsentat ion
[ E/S ]
Redes
Redes inalmbricas
a) bluetooth, b) WiFi
Prsentat ion
[ E/S ]
Redes
Redes inalmbricas
a) Computadoras mviles individuales, b) LAN dentro del avin.

Prsentat ion
[ E/S ]
Redes
Software de Redes
capas, protocolos e interfaces

Prsentat ion
[ E/S ]
Redes
Arquitectura filsofo-traductor-secretaria.
Prsentat ion
[ E/S ]
Redes
Software de Redes
Modelo OSI
D.Mery
243
Prsentat ion
[ E/S ]
Redes
Software de Redes
Modelo OSI vs. TCP/IP
D.Mery
244
Prsentat ion
[ E/S ]
Redes
Ejemplo de flujo de informacin que soporta una comunicacin virtual en la capa 5.

Prsentat ion
[ E/S ]
Redes
Historia de Internet
a) Estructura de un sistema telefnico, b) sistema de comunicacin distribuida.

Prsentat ion
[ E/S ]
Redes
IMP: Procesadores de Mensajes de Interfaz
Diseo original de ARPANET

Prsentat ion
[ E/S ]
Redes
a) Dic-1969, b) Jul-1970, c) Mar-1971, d) Abr-1972, e) Sep-1972.

Prsentat ion
[ E/S ]
Redes
La red NSFNET en 1988.

Prsentat ion
[ E/S ]
Redes
Arquitecura de Internet
POP: NAP: ISP:

D.Mery
Punto de presencia, Punto de acceso a la red, Proveedores de servicios de Internet

Prsentat ion
[ E/S ]
Redes
Arquitecura de Ethernet
D.Mery
251
Prsentat ion
[ E/S ]
Redes
Medios de Transmisin
Par trenzado: a) UTP categora 3. b) UTP categora 5.

Prsentat ion
[ E/S ]
Redes
Cable coaxial.
Prsentat ion
[ E/S ]
Redes
a) Tres ejemplos de un rayo de luz procedente del interior de una fibra ptica de slice que incide sobre la frontera de la slice y el aire con diferentes ngulos. b) Luz atrapada por reflexin interna total.
Prsentat ion
[ E/S ]
Redes
a) Vista de lado de una fibra individual. b) Vista de extremo de una funda con tres fibras.
Prsentat ion
[ E/S ]
Redes
Anillo de fibra ptica con repetidores activos.

Prsentat ion
[ E/S ]
Redes
El espectro electromagntico y sus usos para comunicaciones.

Prsentat ion
[ E/S ]
Redes
Radiotransmisin: a) en las bandas VLF, LF y MF, las ondas de radio siguen la curvatura de la tierra. b) En la banda HF las ondas rebotan en la ionosfera.
Prsentat ion
[ E/S ]
Redes
Las corrientes de conveccin trmica pueden interferir los sistemas de comunicacin por lser.
Prsentat ion
[ E/S ]
Redes
Satlites
Satlites de comunicaciones y algunas de sus propiedades, entre ellas: altitud sobre la Tierra, tiempo de duracin de un viaje de ida y vuelta y la cantidad de satlites necesarios para abarcar toda la Tierra.
Prsentat ion
[ E/S ]
Redes
Satlites
VSATs en una estacin central (hub) (Terminales de apertura muy pequea)

Prsentat ion
[ E/S ]
Redes
Modulacin
Modulacin: a) seal binaria, b) modulacin por amplitud, c) modulacin por frecuencia, d) modulacin por fase.
Prsentat ion
[ E/S ]
Redes
Modulacin
a) QPSK, b) QAM-16, c) QAM-64.

QPSK: QAM:
D.Mery
Codificacin por desplazamiento de fase en cuadratura. Modulacin de amplitud en cuadratura.

Prsentat ion
[ E/S ]
Redes
Modulacin
a) V.32 para 9600 bps, b) V.32 bis para 14.400 bps.

Prsentat ion
[ E/S ]
Redes
Multiplexacin
Multiplexin en frecuencia: a) los anchos de banda originales, b) incremento de frecuencia de los anchos de banda, c) el canal multiplexado.
Prsentat ion
[ E/S ]
Redes
Multiplexacin
Multiplexin en longitud de onda.

Prsentat ion
[ E/S ]
Redes
Multiplexacin
Multiplexin en el tiempo.
Prsentat ion
[ E/S ]
Redes
Multiplexacin
Multiplexacin en el tiempo en cascada.

Prsentat ion
[ E/S ]
Redes
a) Conmutacin de circuitos, b) Conmutacin de paquetes.

Prsentat ion
[ E/S ]
Redes
Se recomienda leer: Tanenbaum, A.: Redes de Computadoras, Pearson Educacin, Mxico, 2003.
D.Mery
270
Prsentat ion

Interfaces y Comunicaciones

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Interfaces y Comunicaciones

Загружено:

Авторское право:

Доступные форматы

[ Arquitectura de Computadores ] INTERFACES Y COMUNICACIONES

5.5 Dispositivos E/S

2. Complejidad del control (ej: impresora vs. disco)

4. Representacin de los errores (check sum, codificacin)

Velocidades de datos de dispositivos

Velocidades de datos de dispositivos

Clasificacin de los dispositivos E/S [Tanenbaum]:

Se desea que se gestionen todos los dispositivos de una manera uniforme

Funciones tpicas de las controladoras de dispositivos:

Convertir un flujo de bits en serie en un bloque de bytes

La controladora tiene registros que le sirven para comunicarse con la CPU.

a) Espacio de E/S y de memoria aparte

b) E/S con correspondencia en memoria

5.5 Dispositivos E/S

Existen tres tcnicas para realizar la E/S:

2. E/S dirigida por interrupciones

Pasos que ocurren cuando un E/S termin su tarea

Funcionamiento de una transferencia por DMA

DMA con un solo bus

DMA con buses independientes

DMA con bus E/S

1. El procesador controla directamente los dispositivos perifricos.

5.5 Dispositivos E/S

Dato D Bus de datos

5. Se ejecuta la rutina de atencin. 6. Al final se regresa al programa inicial.

Interrupcin por vectores

Un forma de obtener X a partir de D es mediante una tabla, denominada vector de interrupciones.

Interrupcin por vectores

Ejemplo (Interrupcin de un teclado):

Qu pasa si el computador tiene varios dispositivos I/O que pueden interrumpir?

2. Consulta mediante software.

4. Arbitraje del bus.

1. CPU con varios INTR/INTA

2. Consulta mediante software

[ Estructura ] Controlador de interrupciones 82C59A

5.5 Dispositivos E/S

IBM Ultrastar 36ZX

Componentes de un disco duro

Escritura/lectura en un disco magntico

Disposicin de datos en un disco

Componentes de una unidad de Disco

Componentes de una unidad de Disco

Portabilidad del disco:

Mecanismo de las cabezas:

5.5 Dispositivos E/S

Lectura/escritura en un medio magntico

Capacidad 4.7 GB 8.5 GB 9.4 GB 17 GB

5.5 Dispositivos E/S

100% de redundancia. Aumenta el desempeo en la lectura mas no en la escritura por qu?

5.5 Dispositivos E/S

Arquitectura de bus tradicional

Arquitectura de altas prestaciones

Arquitectura de bus tradicional

Arquitectura de alto desempeo

I/O Datos y Direcciones

Control del bus secuencial: 1 dispositivo a la vez

Coordinacin de eventos en el bus

Coordinacin de eventos en el bus

Los eventos que suceden en el bus provocan nuevos eventos.

La anchura se define por el nmero de lneas del bus.

Funcionamiento de una transferencia por DMA

DMA con un solo bus

DMA con buses independientes

DMA con bus E/S