SENAI

Sistemas Digitais
Turma do Curso Tcnico de Automao Industrial Prof. Mauricio Martins mauricio@senaidetubarao.com.br mauriciomartins_mm@yahoo.com.br

1.3.3 Cdigo Alfanumrico ASCII

2.2 Funes Lgicas

2.3.1 Funo Inverso (NOT) / Porta Lgica NOT

2.3.2 Funo AND / Porta Lgica AND

2.3.3 Funo OR / Porta Lgica OR

2.3.4 Outras Portas Lgicas

3.2 CIRCUITOS INTEGRADOS

Figura 3.8 Circuitos integrados. (a) e (b) Encapsulamento; (c) Diagrama de pinos; (d) Diagrama de pinos alternativo.

3.3 PORTAS LGICAS

3.3.1 Porta lgica AND (Porta E) com duas entradas

Figura 3.9 Porta AND com duas entradas. (a) Tabela de combinaes; (b) Smbolo convencional; (c) Smbolo retangular; (d) Equao na sada; (e) Diagrama no tempo.
8

Figura 3.10 Circuito 7408. (a) Tabela alternativa para a porta AND; (b) Diagrama de pinos; (c) Diagrama segundo padro ANSI/IEEE; (d) Distribuio interna das portas.
9

3.3.2 Delay

Figura 3.11 Sada numa porta AND para atraso diferente de 0.

10

3.3.3 Porta lgica AND com trs entradas

11

3.3.4 Porta lgica OR (Porta OU) com duas entradas

Figura 3.13 Porta OR com duas entradas.(a) Tabela de combinaes; (b) Smbolo convencional; (c) Smbolo equivalente; (d) Smbolo retangular; (e) Diagrama no tempo.

12

Figura 3.14 Circuito 7432. (a) Tabela; (b) Diagrama de pinos; (c) Diagrama ANSI/IEEE; (d) Distribuio interna das portas.
13

3.3.5 Porta lgica NAND (Porta NO E)

com duas entradas

Figura 3.15 Porta NAND com duas entradas. (a) Tabela de combinaes; (b) Smbolo convencional; (c) Equao na sada; (d) Smbolo retangular; (e) Diagrama no tempo.
14

Figura 3.16 Circuito 7400 porta NAND com duas entradas. (a) Tabela; (b) Diagrama de pinos; (c) Diagrama ANSI/IEEE.
15

3.3.6 Porta lgica NAND (Porta No E)

com trs entradas

16

7410

17

3.3.7 Porta NOR (Porta NO OU) com duas entradas

18

19

3.3.8 Porta NOR (Porta NO OU) com trs entradas

20

7427

21

3.3.9 Porta lgica NOT ( Porta INVERSORA)

22

23

3.3.10 Porta lgica XOR (Porta OU EXCLUSIVO)

24

25

3.3.11 Porta lgica XNOR (Complemento da XOR)

26

Tristate (Terceiro Estado) para o TTL

O terceiro estado, ou tristate, ocorre quando a sada de um dispositivo TTL apresenta alta impedncia. Nessa condio, os dois transistores de sada do dispositivo estaro cortados e o terminal de sada no ter nvel alto nem baixo (sada fica praticamente aberta). Para que o dispositivo lgico entre nesta condio, uma entrada chamada Habilitao (Enable) acionada.

27

Buffer 74244

28

Buffer 74245

29

4 FAMLIAS LGICAS - TTL

30

4.6 FAMLIA LGICA MOS

Uma tecnologia cuja estrutura geral consiste de um eletrodo de metal conectado a uma camada de xido isolante depositada num substrato de silcio denominada MOS (Metal-Oxide-Semiconductor). A tecnologia MOS usada na fabricao de transistores chamados MOSFET queles que atuam por efeito de campo (Field-Effect-Transistor), tipo P ou N.

31

Comparando com os Bipolares

Vantagens

Ela 1/3 mais simples Tem custo menor Maior densidade (cerca de 50 vezes maior) Menor consumo de potncia
Desvantagem So disposistivos lentos

32

As interrupes, entre o dreno e a fonte, indica, que em operao normal no h canal de conduo entre o dreno e a fonte.

33

Funcionamento

34

Inversor N-MOS

35

Inversor CMOS

36

DECODIFICADORES

Figura 6.1 Decodificador com N entradas e M sadas.

37

6.1 DECODIFICADOR COM 4 SADAS

Figura 6.2 Decodificador 2/4. (a) Diagrama funcional; (b) Tabela.

38

6.2 CIRCUITOS MSI 6.2.1 Decodificador Decimal 7442, 74XX42

39

40

41

42

6.4 LEDS E DISPLAYS

6.4.1 Diodo Emissor de Luz (Light emitting diode)

43

44

6.4.2 Display

45

Display 7 segmentos

46

47

48

49

6.4.3 Decodificadores para sete segmentos

50

51

7447

52

EXEMPLOS
VCC 5V XW G1 16 0 0 0 0 X X X X 31 T 15 R VCC 5V 7 1 2 6 A B C D 3 5 4 OA OB OC OD OE LT OF RBI OG BI/RBO 7447N U1 13 12 11 10 9 15 14 X1 2.5 V A B C DE F G 0 330ohm Com U2 SEVEN_SEG_DISPLAY

R1

53

6.4.4 Displays de cristal lquido de efeito de campo

54

Com VCC 5V

U2 SEVEN_SEG_

A B C DE F G XW G1 16 0 0 0 0 X X X X 31 T 15 R VCC 5V 5 4 3 0 7 1 2 6 DA DB DC DD OA OB OC OD OE ~EL OF ~BI OG ~LT 4511BD U1 13 12 11 10 9 15 14 1 2 3 4 5 6 7 8 330 Ohm R1 16 15 14 13 12 11 10 9 Bus

55

VCC

5V

C1 0.1uF

SEVEN_SEG_DISPLAY Com U3

SEVEN_SEG_DISPLAY Com U6

A B C DE F G U1 14 V1 1kHz 5V 1 6 7 2 3 A B R9(1) QB 8 11 QD QA 9 12 7 1 2 6 U2 A B C D 3 5 4 OA OB OC OD OE LT OF RBI OG BI/RBO 7447N R1 13 12 11 10 9 15 14 1 2 3 4 5 6 7 8 330 Ohm 16 15 14 13 12 11 10 9

A B C DE F G

R9(2) QC R0(1) R0(2) 7490N

U4 14 1 6 7 2 3 A B R9(1) QB 8 11 QD C2 0.1uF QA 9 12 7 1 2 6

U5 13 A B C D 3 5 4 OA OB OC OD OE LT OF RBI OG BI/RBO 7447N 12 11 10 9 15 14 1 2 3 4 5 6 7 8

R2 16 15 14 13 12 11 10 9 330 Ohm

R9(2) QC R0(1) R0(2) 7490N

56

57

SIMULADORES
Todos os simuladores operam com circuitos integrados Digitais. Porem para realizar algumas experincias vamos usar o Circuit Maker 6 Demo da Protel por apresentar timas caractersticas de velocidade e desempenho. Por ser uma verso estudante possui limitao de 50 peas.

58

59