Вы находитесь на странице: 1из 9

CATEDRETICO:MAE-ISC GMEZ

JULIO

CESAR

HERNANDEZ

MATERIA: ARQUITECTURA DE COMPUTADORAS TEMA: TEMPORIZACION INTEGRANTES: ROCIO CRUZ CESPEDES VERENICE COTOHUA ARENAS BETSAIDA MARTINEZ VAZQUEZ FECHA: 29- SEPTIEMBRE-2011

Definicin: Reloj del sistema: es un pulso electrnico usado para sincronizar el procesamiento. Es medido en megahertz (MHz) donde 1 MHz= 1 millon de ciclos por segundo. Una computadora es de 2.4 GHz= velocidad de su reloj es de 2.4 mil millones de ciclos por segundo.

1.-Para sincronizar las diversas operaciones que realizan los diferentes subcomponentes del sistema informtico.

2.-Para saber la hora. Al numero de pulsos que emite el reloj cada segundo se llama frecuencia de reloj.

Reloj del sistema: Todos los ordenadores, y por tanto los PC disponen de un oscilador a cuarzo que proporciona los pulsos de sincronismo a la CPU, a los buses y al reloj del sistema.

Un reset detiene inmediatamente la ejecucin de la actual instruccin y fuerza al contador de programa a una direccin de inicio conocida. Los registros internos y bits de control son inicializados para que la MCU pueda reanudar la ejecucin de instrucciones.

1.- RESET DE ALIMENTACION (POR): Es una transicin positiva que genera un reset de alimentacin y es usada solo en condiciones de encendido, no puede emplearse para reducciones en el voltaje de fuentes de alimentacin. Ejemplo: cuando se mantiene presionada la tecla de encendido por ms de 30 segundos 2.- RESET EXTERNO (RESET): Sube un nivel lgico 1 en menos de 2 ciclos de reloj, despus que un dispositivo interno lo desactiva cuando la condicin de reset es detectada, la terminal reset, es dirigida a 0 por un dispositivo interno en4 ciclos de reloj, entonces se desactiva. Si la terminal despus de 2 ciclos de reloj tiene un valor 0 la CPU asume que ocurri un reset externo, si la terminal es alta esto indica que el reset fue iniciado internamente por el sistema o el monitor de reloj. Ejemplo: cuando se presiona directamente el botn de reset que algunos ordenadores tienen.

3.-RESET DE NO ADECUADA OPERACIN DE LA COMPUTADORA (COP): La arquitectura MCU incluye un sistema, este tipo de reset (COP) para proteger contra las fallas del software cuando el COP es habilitado el software es responsable de guardar un temporizador. Por ejemplo: cuando se reinicia el equipo por un error de software

4.- RESET DE MONITOR DE RELOJ: Esta basado en un conjunto interno de resistor- capacitor que produce una demora de tiempo sin ningn flanco de reloj, el monitor de reloj puede generar opcionalmente un reset del sistema, la funcin dl monitor de reloj puede ser habilitada o deshabilitada por el bit de control. Por ejemplo: cuando el ciclo de reloj disminuye debido a la fuente de energa.

Un

estado de espera es una seal que se coloca en el bus de control por parte del dispositivo de memoria para detener temporalmente el trabajo realizado por el CPU. se utiliza uno o ms estados de espera tiene el mismo efecto que reducir proporcionalmente la velocidad de reloj del sistema

Cuando

Una memoria de acceso aleatorio (RAM) tpica tiene una capacidad de 16 ms megabytes y un tiempo de acceso de 70 nanosegundos menos, con estos datos seguramente se estar preguntando cmo es posible que stas memorias relativamente trabajan Los diseadores de hardware han encontrado un mecanismo que tiene un efecto similar a introducir estados de espera pero sin afectar notablemente el rendimiento de la computadora, a este mecanismo se le llama memoria cache(cash).