- Документmeijs_prorisc_90загружено:mossaied2
- ДокументMeasurin asd asg the Gap Between FPGAs and ASICsзагружено:mossaied2
- ДокументLow-power High-level Synthesis for FPGA Architectureзагружено:mossaied2
- ДокументLow-power FPGA Using Pre-Defined Dual-Vdd_dual-Vt Fabricsзагружено:mossaied2
- ДокументLow-Energy Embedded FPGA Structureзагружено:mossaied2
- ДокументLow Power, Testable Dual Edge Triggered Flip-Flopsзагружено:mossaied2
- ДокументIntel SCC Paperзагружено:mossaied2
- ДокументIntel Integration Guideзагружено:mossaied2
- ДокументiCE FPGAзагружено:mossaied2
- ДокументHSPICE Tutorialзагружено:mossaied2
- ДокументHARP Hard-wired Routing Pattern FPGAsзагружено:mossaied2
- Документglsvlsi09bзагружено:mossaied2
- ДокументGlitchLess Dynamic Power Minimization in FPGAs Through Edge Alignment and Glitch Filteringзагружено:mossaied2
- ДокументGlitchLess - An Active Glitch Minimization Technique for FPGAsзагружено:mossaied2
- ДокументGeneral Switch Box Modeling and Optimizationзагружено:mossaied2
- ДокументGeneral Models and a Reduction Designзагружено:mossaied2
- ДокументFPGA Power Reduction Using Configurable Dual-Vddзагружено:mossaied2
- ДокументFPGA Interconnect Planningзагружено:mossaied2
- ДокументFPGA Implementation of a Low Power, Processor Independentзагружено:mossaied2
- ДокументFPGA Clock Network Architecture Flexibility vs. Area and Powerзагружено:mossaied2
- ДокументExploring Alternative 3d Fpga Architecturesзагружено:mossaied2
- ДокументEnergy Efficient FPGA Interconnect Designзагружено:mossaied2
- ДокументEDA Environment for Evaluating a New Switch-Block-Free Reconfigurable Architecture (MPLD)загружено:mossaied2
- ДокументDynamic Voltage Scaling for Commercial FPGAsзагружено:mossaied2
- ДокументDigitally Programmable Delay Elementзагружено:mossaied2
- ДокументDesigning a 3-D FPGA- Switch Box Architecture and Thermal Issuesзагружено:mossaied2
- ДокументDelay Optimal Low-power Circuit Clustering for FPGAs With Dual Supply Voltagesзагружено:mossaied2
- Документd Comparison and Analysis of Delay Elementsзагружено:mossaied2
- ДокументClock-Aware Placement for FPGAsзагружено:mossaied2
- ДокументChapter4 bзагружено:mossaied2
- ДокументCall for Papersзагружено:mossaied2
- ДокументCAD_Flow0загружено:mossaied2
- ДокументAssessing Carbon Nanotube Bundle Interconnect for Future FPGA Architecturesзагружено:mossaied2
- ДокументAssessing Carbon Nanotube Bundle Interconnect for Future FPGA Architectures (2)загружено:mossaied2
- ДокументArea Efficient Switch Box Topologies for 3D FPGAsзагружено:mossaied2
- ДокументArchitecture Evaluation for Power-efficient FPGAsзагружено:mossaied2
- ДокументArchitecture and Performance Evaluation of 3D CMOS-NEM FPGAзагружено:mossaied2
- ДокументArchitectural Exploration of 3D FPGAs Towards a Better Balance Between Area and Delayзагружено:mossaied2
- ДокументAppNote Simulation w Sentaurus Feb2011загружено:mossaied2
- ДокументAn Overview of LP Techniques for FPGAsзагружено:mossaied2
- ДокументAlgorithms for an FPGA Switch Module Routing Problem With Application to Global Routingзагружено:mossaied2
- ДокументA Tileable Switch Module Architecture for Homogeneous 3D FPGAsзагружено:mossaied2
- ДокументA PLD Architecture for High Performance Computingзагружено:mossaied2
- ДокументA Novel Low-power FPGA Routing Switchзагружено:mossaied2
- ДокументA Detailed Router for Field-programmable Gate Arraysзагружено:mossaied2
- ДокументA 90-Nm Low-Power FPGA for Battery-Powered Applicationsзагружено:mossaied2
- Документ20130327 IEICE D Hanada en Draftзагружено:mossaied2
- Документ20120405 Presentation Krishnaзагружено:mossaied2
- Документ2013 Ieee Csics First Call Rev2загружено:mossaied2