- ДокументDigital System Design Using Verilog December 2011загружено:Vinayaka Hm
- ДокументSOC Design December 2011загружено:Vinayaka Hm
- ДокументVLSI LAB Manualзагружено:Vinayaka Hm
- ДокументMonte carlo simulationзагружено:Vinayaka Hm
- Документcomparator Designзагружено:Vinayaka Hm
- ДокументStandard cell Characterizationзагружено:Vinayaka Hm