Академический Документы
Профессиональный Документы
Культура Документы
Ноябрь 2003
Cadence Design Systems, River Oaks Parkway, San Jose, CA 95134, USA.
Торговые марки: Торговые марки и марки обслуживания Cadence Design Systems, Inc
(Cadence), содержащиеся в этом документе, являются признаком Cadence с соответствующим
знаком. По вопросам относительно торговых марок Cadence свяжитесь с корпоративным
юридическим отделом по адресу, указанному выше, или звоните 1-800-862-4522.
Все другие торговые марки - собственность их соответствующих обладателей.
Ограниченное разрешение печати: Эта публикация защищена авторским правом, и любое
несанкционированное использование этой публикации может нарушить авторское право,
торговую марку, и другие законы. Кроме того, как определено в этом утверждающем
разрешении, эта публикация не может быть скопирована, воспроизведена, изменена, издана,
загружена, отправлена, передана, или распространена в любом случае, без предварительного
письменного разрешения от Cadence. Это утверждение предоставляет Вам разрешение
напечатать одну (1) документальную копию этой публикации, подлежащей следующим
условиям:
1. Публикация может использоваться исключительно в личных, информационных и
некоммерческих целях;
2. Публикация не может в любом случае быть изменена;
3. Любая копия публикации или ее части должна включать все оригинальное авторское право,
торговую марку, и другие составляющие собственность уведомления и данное разрешение;
4. Cadence резервирует право отменить это разрешение в любое время, и любое
использование документа должно быть прекращено после письменного уведомления от
Cadence.
Правовая оговорка: Информация в этой публикации является предметом для внесения
изменений без уведомления и не представляет обязательство со стороны Cadence.
Информация, содержащаяся в данном документе, является собственностью и
конфиденциальной информацией Cadence или ее лицензиаров, и предоставлена в
соответствии с ними, также может использоваться только клиентом Cadence в соответствии с
письменным соглашением между Cadence и ее клиентом. Cadence не предоставляет и
отказывается от предоставления гарантии относительно законченности, точности или
полноценности информации, содержавшейся в этом документе. Cadence не гарантирует, что
использование такой информации не будет нарушать прав третьего лица, и при этом Cadence
не принимает ответственности за убытки или затраты любого вида, связанные с
использованием такой информации.
Ограниченные Права: Незаконное использование, дублирование или обнаружение данной
информации правительством являются предметом для возбуждения уголовного наказания в
соответствии с FAR52.227-14 и DFAR252.227-7013 и т.д., или его преемником.
1
Введение в учебное руководство по Concept HDL………………5
Краткий обзор....................................................................... …………………………………..5
Concept HDL в потоке проектирования печатных плат (PCB)………………………………6
Как использовать это учебное руководство…………............................................................. 8
Краткое оглавление.................................................................................................................... 8
2
Создание проекта………………………………………………………………11
Краткий обзор............................................................................................................................ 11
Что представляют собой библиотеки?.....................................................................................11
Что представляет собой файл cds.lib?.....................................................................................16
Создание проекта..................................................................................................................... .17
Добавление библиотек при помощи установок проекта....................................................... 23
Что представляет собой проектный файл
3
Создание схем: Основы……………………………………………………….31
Краткий обзор........................................................................................................................... 31
Введение в Concept HDL......................................................................................................... 32
Настройки предизбранной модели........................................................................................ 34
Добавление ограничивающей рамки..................................................................................... 35
Добавление ограничивающей рамки вручную............................................................ 36
Настройка параметров добавления ограничивающей рамки…................................. 37
Добавление текста (примечания)............................................................................................ 44
Выбор и добавление компонентов.......................................................................................... 47
Соединение элементов………………………….………........................................................ 50
Обозначение проводов............................................................................................................. 54
Добавление портов................................................................................................................... 55
Питание и заземление.............................................................................................................. 57
Сохранение схемы………………………………………..................................................... 70
4
Создание схемы: Расширенная информация……………………………....95
Использование групп…………………………………............................................................ 96
Созданий группы по выражению........................................................................................... 96
Создание группы с помощью прямоугольника………………………………………………97
Создание группы с помощью многоугольника...................................................................... 99
Создание иерархических проектов......................................................................................... 100
Метод нисходящего проектирования………………………................................................. 101
Метод восходящего проектирования……………….………................................................ 102
Создание иерархического проекта при помощи метода нисходящего проектирования.. 102
Создания иерархического проекта при помощи метода восходящего проектирования . 120
Создание Символа................................................................................................................... 123
Создание страничного проекта на высоком уровне иерархии………….…...................... 125
Изменение высокоуровневого проектирования. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Подготовка схематического проекта..….……………………............................................. 130
Настройка параметров проектирования………………………........................................... 130
Предварительный просмотр проекта. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Проектирование схемы…………………………………....................................................... 135
Иерархическое проектирование………………………….................................................... 136
Упаковка проекта………........................................................................................................ 142
Использование Глобального поиска..................................................................................... 144
Исправление ошибок в Assigning Physical Parts ………………….…. ............................. 146
Упаковка проекта после исправления ошибок................................................................... 149
Краткий обзор
Данное учебное руководство демонстрирует главные задачи, связанные с
созданием схем, с использованием Concept HDL. Concept HDL является
инструментом, используемым для ввода проекта (также известный как Design
Capture) в потоке проектирования печатных плат. Concept HDL позволяет Вам
создавать схему, размещать компоненты (части), соединять их, обозначать сигналы,
добавлять порты, и сохранять проекты. Когда Вы сохраняете проект, Concept HDL
осуществляет проверку его на ошибки, и помогает Вам локализовать места на схеме,
содержащие ошибки.
Обратите внимание
Обучающее руководство по Concept HDL написано в порядке, в котором
большинство пользователей обычно создает схематические проекты.
Следуйте за шагами в обучающем руководстве в указанной
последовательности. Таким образом Вы ускорите процесс освоения
методов, необходимых для создания схематического проекта.
Рекомендуется закончить это обучающее руководство за одну сессию,
которая потребует приблизительно 8 часов напряженной работы. Если
Вы планируете пройти обучающее руководство за несколько дней, то
Вам следует ежедневно осваивать не менее одной главы.
Краткий обзор
• Справочная библиотека,
• Файл cds.lib
■ Библиотеки Layout
Эти библиотеки содержат посадочные места, которые соответствуют физическим
компонентам, определенных в схематических библиотеках. Эти библиотеки
требуются на этапе разработки топологии в процессе проектирования.
■ Библиотеки моделирования
Данные библиотеки моделируют поведение компонентов на языках Verilog или
VHDL. Эти библиотеки требуются во время фазы проверки.
• В Windows NT выберите Start > Программы > Cadence 15.0 > Project Manager .
создать новый проект, следует использовать кнопку Create Design Project. В этой
Окно The Project Libraries позволяет выбирать библиотеки для Вашего проекта из
списка доступных библиотек. По умолчанию, библиотека, названная tutorial_lib
(<project_name> _lib), добавлена к списку библиотек проекта. Это название является
логическим именем библиотеки. После того, как проект создан, физическое
название этой библиотеки будет worklib. Файл cds.lib определяет библиотеку
tutorial_lib как worklib.
The Standard Library также добавлена по умолчанию в список библиотек проекта.
Примечание: Чтобы добавить другие библиотеки к списку доступных библиотек,
Вам следует отредактировать файл cds.lib. За дополнительной информацией
обратитесь к разделу Добавление библиотек при помощи настроек проекта – стр. 23
5. В этом проекте Вы добавляете две библиотеки, lsttl и memory, к библиотеке
проекта. Выберите lsttl из списка доступных библиотек.
6. Нажмите Add .
13.Щелкните Finish.
Краткий обзор
Иерархический режим
Когда Вы открываете проект в Concept HDL, отображается чертеж высокого уровня,
и строка названия показывает имя проекта in hierarchy в пределах квадратных
скобок. Это означает, что Concept HDL распознает проект со всеми его страницами
и уровнями.
• DESEXAMPLE
• JIM
• 2-2-2000
• 1
3. Щелкните в следующих областях в ограничивающей рамки в порядке, указанном
ниже:
a. TITLE
b. ENGINEER
c. DATE
d. PAGE
Concept HDL добавляет примечания на ограничивающую рамку в порядке, в котором Вы
вводили их в область примечаний.
Соединение частей
После размещения компонентов в окне проектирования Concept HDL, Вам нужно
соединить различные части компонентов, используя провода. В этой разделе Вы
научитесь рисовать провода, чтобы соединить два компонента проекта.
1. Выберите Wire > Draw.
7. Выберите File > Save, чтобы сохранить схему. Concept HDL сохраняет схему без
ошибок.
8. Добавьте еще провода к элементам, как показано на следующем рисунке.
• PRESET
• D
• CLOCK
• RESET
• AB1
• Q
Ноябрь 2003 Версия продукта 15.1
• QB2
3. Щелкните провода один за другим, чтобы обозначить каждый из них, как
показано на следующем рисунке.
Добавление портов
Cadence предоставляет порты ввода и вывода в стандартной библиотеке. Вы
можете использовать Браузер элементов, чтобы выбрать и разместить порт в схеме.
1. Выберите Component > Add.
Появится Браузер элементов.
2. Выберите библиотеку Standard.
3. Выберите INPORT из списка элементов.
4. Щелкните на конце провода под названием PRESET, чтобы разместить INPORT.
PRESET идентифицируется как входной порт.
5. Щелкните на схему, чтобы создать копию вывода INPORT снова.
6. Щелкните еще раз на конце провода D, чтобы разместить INPORT.
Точно так же создайте копию вывода INPORT и разместите его на проводах, как
показано на рисунке ниже.
8. Выделите провод и щелкните над ним, чтобы вставить новый провод, как
показано на следующем рисунке.
Сохранение схемы
Когда Вы сохраняете проект, Concept HDL записывает текущий проект на диск.
Concept HDL обеспечивает опцию записи списка цепей netlist всякий раз, когда
сохраняется проект. Чтобы получить доступ к этой опции, выберите Tools > Options.
Список цепей на языке Verilog создается в том случае, если выбрана опция Create
Netlist. По умолчанию, эта опция включена. Если Вы не хотите создавать netlist,
снимите флажок Create Netlist.
Если выбрана опция Create Netlist, то Вы можете создавать список цепей на языках
VHDL и Verilog одновременно. Чтобы создать VHDL netlist, выберите опцию VHDL.
Если netlist создается после того, как сохранен проект, Concept HDL отображает в
окне Console Command следующую информацию:
...HDL Written
Создание шин
Создание шин подобно созданию проводов, но соглашения относительно
обозначений различны. В соглашении используется обозначение вида <n-1.. 0>, где
n характеризует размер шины в битах. 16-битная шина, названная DATA,
представляется как DATA <15.. 0>, и 32-битная шина с тем же самым названием
представляется как DATA <31.. 0>.
1. Выберите Wire > Draw.
2. Протяните провод от вывода D 31-0 как показано на следующем рисунке.
13. Добавьте 3-битную шину к выводу FC 2-0 как показано на следующем рисунке.
Отвод шины
При проектировании схемы Вы можете использовать специфический бит, взятый из
шины, в качестве входа к компоненту в схеме. Чтобы извлечь специфический бит из
шины, Вам следует выявить шину. В этом разделе Вы научитесь выявлять 3-битную
шину FC <2.. 0>, чтобы извлечь значение, хранящееся в бите 1.
1. Увеличьте FC <2.. 0>, используя кнопку Zoom Points, располагающуюся на
стандартной панели инструментов.
Concept HDL изменяет масштаб шины, как показано на следующем рисунке.
В дополнение к проверкам, доступным в Tools > Options > Check, Concept HDL также
выполняет другой набор проверок на ошибки соединения.
Ноябрь 2003 Версия продукта 15.1
1. Чтобы сохранить проект, выберите File > Save.
Появится диалоговое окно Concept Errors.
6. Щелкните Close.
7. Закройте диалоговое окно Markers.
8. Выберите File > Save снова. Concept HDL выполняет проверку для обнаружения
ошибок соединения и сообщает о них.
• По выражению;
• С помощью прямоугольника;
• С помощью многоугольника.