Вы находитесь на странице: 1из 50

МИНОБРНАУКИ РОССИИ

федеральное государственное бюджетное образовательное


учреждение высшего образования
«Национальный исследовательский университет «МЭИ»

Институт ИРЭ
Кафедра ФОРС

ВЫПУСКНАЯ КВАЛИФИКАЦИОННАЯ РАБОТА


(бакалаврская работа)

Направление 11.03.01. Радиотехника


(код и наименование)

Направленность (профиль)

Форма обучения Очная


(очная/очно-заочная/заочная)

Тема: Разработка устройства для динамического управления


параметрами фильтра, построенного на базе ПАИС Anadigm

Студент ЭР-12-16 Ковров А. И.


группа подпись фамилия и инициалы

Научный ст. преподаватель Щукин А.В.


руководитель
уч. степень должность подпись фамилия и инициалы

Консультант
уч. степень должность подпись фамилия и инициалы

Консультант
уч. степень должность подпись фамилия и инициалы

«Работа допущена к защите»

Зав. кафедрой
уч. степень звание подпись фамилия и инициалы

Дата

Москва, 2020
Оглавление
ВВЕДЕНИЕ .................................................................................................................. 3
1. Программируемые аналоговые интегральные схемы. ........................................ 5
1.1. История программируемых аналоговых интегральных схем. ................... 5
1.2. Программируемые аналоговые интегральные схемы компании Anadigm . 6
1.3 Обзор Архитектуры ПАИС Anadigm AN221E04............................................ 8
2. Детали Аналоговой Архитектуры программируемых аналоговых
интегральных схем Anadigm AN221E04................................................................. 13
2.1 Конфигурируемая двунаправленная ячейка Входа-Выхода ....................... 13
2.2 Конфигурируемая Мультиплексированная ячейка Входа/Выхода ............ 14
2.3 Конфигурируемые Выходные Ячейки ........................................................... 15
2.4 Конфигурируемые аналоговые блоки ............................................................ 16
2.5 Таблица поиска (LUT) ..................................................................................... 19
2.6 АЦП последовательного приближения (SAR-АЦП).................................... 20
2.7 Формирователи опорного напряжения и тока смещения ............................ 22
2.8 Системные генераторы .................................................................................... 23
3. Конфигурационный интерфейс. .......................................................................... 25
3.1 Конфигурационные и тактовые выводы ........................................................ 25
3.2 Загрузка данных из внешнего ПЗУ ................................................................ 27
3.2.1 Загрузка данных из SPI EPROM............................................................... 28
3.2.2 Загрузка данных из Serial EPROM ........................................................... 30
3.3 Загрузка данных из микроконтроллеров и микропроцессоров ................... 32
3.3.1 Загрузка данных через интерфейсы SPI и SSI ........................................ 32
3.3.2 Загрузка данных с микропроцессорной шины ....................................... 34
4. Про САПР AnadigmDesigner2 .............................................................................. 35
5. Практическая часть ............................................................................................... 37
ЗАКЛЮЧЕНИЕ ......................................................................................................... 49
ЛИТЕРАТУРА ........................................................................................................... 50

2
ВВЕДЕНИЕ

В настоящее время интегральные микросхемы с программируемой


внутренней и внешней конфигурацией широко используются в современной
микроэлектронике. В основном это изделия цифровой техники:
микроконтроллеры, логические интегральные микросхемы, с возможностью
программирования. Но на практике часто приходиться сталкиваться и с
обработкой аналоговых сигналов, которые необходимо в дальнейшем
преобразовывать и усиливать. Поэтому аналоговые интегральные микросхемы
занимают важное место в современной технике. Это и промышленные системы
автоматизированного управления, и аппараты, используемые в медицине
(промышленности), всевозможные измерительные приборы, и бытовая техника.
Традиционно схемы аналоговой обработки сигналов выполняются на
дискретных компонентах – операционных усилителях, компараторах,
мультиплексорах и т. п. При этом в ряде случаев аналоговая часть занимает
большую часть площади печатной платы и имеет высокую стоимость. Решить
проблему создания разнообразных аналоговых устройств, снизив стоимость и
габариты, позволяет использование программируемых аналоговых
интегральных схем - ПАИС (FPAA), лидером в производстве которых является
компания Anadigm.
Компания Anadigm производит два типа программируемых аналоговых
интегральных схем ПАИС - динамически и статически конфигурируемые. В
отличие от статически программируемых схем, где конфигурационные данные
загружаются при включении ПАИС и остаются неизменными во время ее
работы, динамически конфигурируемая схема позволяет изменять полностью
или частично функциональную структуру в реальном времени в работающем
устройстве, что дает возможность создавать уникальные схемы аналоговой
обработки сигналов.

3
Цель настоящей работы:

Разработка и моделирование устройства для динамического управления


параметрами фильтра, построенного на базе ПАИС Anadigm AN221E04.

Для достижения данной цели следует выполнить следующие задачи:

1. Изучить архитектуру, структуру и характеристики ПАИС Anadigm


AN221E04.
2. Изучить структуру системы автоматизированного проектирования
АnadigmDesigner2.
3. Смоделировать устройство для динамического управления
параметрами фильтра, построенного на базе ПАИС Anadigm AN221E04.

4
1. Программируемые аналоговые интегральные схемы.

1.1. История программируемых аналоговых интегральных схем.

В настоящее время в измерительных системах и схемах управления очень


часто пользуются цифровыми преобразованиями сигналов. Цифровые
устройства используются во многих отраслях, где необходима прецизионная
точность и отличная повторяемость преобразований, а результаты нужно
хранить очень долго. Также ЦУ применяются, когда алгоритм преобразования
сложен или требуется высокая помехоустойчивость. Поэтому из-за того, что
преобладающее большинство сигналов нашего мира имеет аналоговую
структуру, сигналы, предназначенные для цифровой обработки, должны быть
дискретизированы, квантованы по времени и по уровню, а также потом
кодированы. И обратно: если на выходе системы нужно получить аналоговый
сигнал, то должна быть выполнена операция декодирования и, возможно,
интерполяция. Такие операции выполняют АЦП и ЦАП соответственно, которые
можно построить на переключаемых конденсаторах.
Первые поползновения по созданию безрезистивных преобразователей
были развёрнуты ещё в середине 70-х годов, XX века. Такие схемы в каком-то
виде были первыми представителями широкого распространения схем с
переключаемыми конденсаторами. До 1977 г., когда был разработан в
интегральном исполнении фильтр с переключаемыми конденсаторами.
Базовыми элементами для построения АЦП и ЦАП с использованием
схемотехники переключаемых конденсаторов являются конденсаторы, матрицы
конденсаторов, ключи, операционные усилители и источники опорного
напряжения.
Для управления работой преобразователей на переключаемых
конденсаторах применяются многофазные генераторы, сигналы которых могут
иметь довольно непростой вид. Использование многофазных генераторов в АЦП

5
вызвано алгоритмом работы этих преобразователей. Некоторые фазы могут
использоваться для устранения разнообразных паразитных эффектов.
Например, МОП ОУ имеет довольно таки большое напряжение смещения нуля
и температурный дрейф. Из-за этого рекомендуется использовать схемы с
переключаемыми конденсаторами с компенсацией дрейфа.
Обработка сигналов внутри ПАИС реализовывается схемами на
переключаемых конденсаторах. Отличие их от цифровых систем в том, что в ЦУ
сигнал дискретен по времени и квантован по уровню, а в дискретно-аналоговых
системах сигнал только дискретен по времени (рис. 1), по этой причине
выходной аналоговый сигнал может быть восстановлен без искажений по его
выборкам [1]. Так, например, при входном сигнале 1 мВ точность
преобразования будет не хуже ±0,1%. [3]

Рис. 1. Представление процесса аналоговой и цифровой дискретизации

1.2. Программируемые аналоговые интегральные схемы компании


Anadigm

ПАИС – это комплект базовых ячеек, которые можно сконфигурировать и


соединить друг с другом для создания аналоговых устройств. Например, такие
6
как, фильтры, усилители, интеграторы, сумматоры, ограничители, также
делители и выпрямители. Фирма Anadigm безусловно находится на 1-м месте по
производству программируемых аналоговых интегральных схем (ПАИС –
FPAA) - аналоговых эквивалентов ПЛИС. Микросхемы, которые производит
компания, делятся на два типа – динамически и статически конфигурируемые
ПАИС.
Отличительной чертой динамически конфигурируемой схемы является то,
что она может менять структуру самой аналоговой схемы прямо во время работы
или менять характеристики некоторых элементов в режиме реального времени,
это даёт огромные возможности для создания уникальных схем аналоговой
обработки сигналов. Статически конфигурируемая схема, может менять свою
структуру только после перезагрузки всего устройства. Система
автоматизированного проектирования и необходимые библиотеки,
предоставляются компанией Anadigm бесплатно, это намного облегчает
проектирование аналоговых схем, даже без дополнительных знаний в области
цифровых схем или языков программирования.
Компания Anadigm выпускает ПАИС 1-го, 2-го и 3-го поколения.
AN120E04 - статически перепрограммируемая ПАИС с четырьмя
входными и двумя выходными ячейками.
AN121E04 - статически перепрограммируемая ПАИС с четырьмя
универсальными конфигурируемыми ячейками ввода/вывода и двумя
выходными ячейками.
AN220E04 - динамически перепрограммируемая ПАИС с четырьмя
входными и двумя выходными ячейками.
AN221E04 - динамически перепрограммируемая ПАИС с четырьмя
универсальными конфигурируемыми ячейками ввода/вывода и двумя
выходными ячейками. [5]
Устройства AN121E04 и AN221E04 отличаются в одном ключевом
аспекте. Устройство AN221E04 динамически реконфигурируется. Это

7
устройство оптимизировано таким образом, что оно может быть обновлено
частично или полностью во время работы.
Устройство AN121E04 также может быть перепрограммировано столько
раз, сколько требуется, однако устройство должно быть сначала сброшено,
прежде чем выдавать другой набор конфигурационных данных. Существенная
разница между устройствами AN221E04 и AN121E04 заключается в том, что
после завершения первичной конфигурации интерфейс конфигурации
устройства AN121E04 игнорирует все дальнейшие входные данные. Дальнейшие
записи данных не принимаются до тех пор, пока не будет предварительно
завершена последовательность сброса.
В работе используется ПАИС Anadigm серии AN221E04.

Рисунок 2 -ПАИС Anadigm AN221E04 [5]

1.3 Обзор Архитектуры ПАИС Anadigm AN221E04

Структурная схема динамически конфигурируемой ПАИС AN221E04


показана на рисунке 3. Её основу составляют конфигурируемые аналоговые
блоки (КАБ), которые содержат наборы элементов для реализации стандартных
устройств – операционных усилителей, компараторов, источников образцового
напряжения, АЦП, а также конфигурационную память LUT и специальный
интерфейс.

8
Динамическая реконфигурация, доступная на устройстве AN221E04,
позволяет хост-процессору отправлять новые конфигурационные данные в
ПАИС, пока старая конфигурация активна и работает. Как только новая загрузка
данных завершена, переход к новой аналоговой конфигурации происходит за
один такт. Динамическая реконфигурация в устройстве AN221E04 позволяет
пользователю разрабатывать инновационные аналоговые системы, которые
могут быть обновлены (полностью или частично) в режиме реального времени.

По сравнению с ПАИС первого поколения архитектура Anadigmvortex


обеспечивает значительно улучшенное отношение сигнал / шум, а также более
высокую пропускную способность. Эти устройства также выполняют линейные
функции, такие как линеаризация отклика датчика и синтез сигнала
произвольной формы. [5]

Рисунок 3 -Внутренняя структура программируемой аналоговой микросхемы


AN221E04 [5]
9
ПАИС (FPAA) AN221E04 содержит в своем ядре 4 полностью
конфигурируемых аналоговых блока (CAB), окруженных матрицей
программируемых ресурсов межсоединений. Большая часть обработки
аналогового сигнала происходит в этих блоках и выполняется с полностью
дифференциальной схемой. Четыре блока имеют доступ к одной таблице поиска
(Look Up Table – LUT), которая предлагает новый метод настройки любого
программируемого элемента внутри устройства в ответ на сигнал или временную
развёртку. Это может использоваться для реализации произвольных
передаточных функций ввода-вывода, генерирования произвольных сигналов и
даже выполнения фильтрации в зависимости от напряжения. Опорный генератор
напряжения подает опорные напряжения на каждый из блоков внутри
устройства и имеет внешние контакты для подключения фильтрующих
конденсаторов.
Устройство AN221E04 имеет усовершенствованную структуру ввода /
вывода, которая позволяет программировать ПАИС с помощью шести выходов
- или утроить число, предоставляемое устройствами AN220E04. Входные
аналоговые сигналы подаются в КАБ через конфигурируемые двунаправленные
I/O ячейки. Устройства AN221E04 имеют четыре настраиваемые ячейки ввода-
вывода и две выделенные выходные ячейки. Четвертая ячейка ввода-вывода
устройства имеет специальную функцию мультиплексирования, которая
позволяет подключать до 4 уникальных источника сигнала или нагрузки (в
режиме выходов).
Каждая ячейка ввода-вывода может передавать дифференциальную пару
сигналов непосредственно в массив или обрабатывать входные сигналы с
использованием комбинаций устройств: буфера с единичным коэффициентом
усиления, усилителя с программируемым коэффициентом усиления,
программируемого фильтра сглаживания и специального прецизионного
усилителя со стабилизацией прерыванием. Последний специально разработан

10
для использования с сигналами, требующими стабильно высокого коэффициента
усиления и, следовательно, сверхнизких входных напряжений смещения.
Для приложений с интенсивным вводом / выводом это означает, что теперь
один ПАИС может использоваться для обработки нескольких каналов
аналоговых сигналов, где ранее требовалось два или более таких устройств.
Выходные сигналы могут направляться из массива непосредственно через
ячейки ввода-вывода, минуя любые дополнительные активные схемы.
Выходные сигналы также могут быть направлены непосредственно через
выходную ячейку, опять же минуя любые дополнительные активные схемы, или
через программируемый восстановительный фильтр выходной ячейки и пару
дифференциальных несимметричных преобразователей. В любом случае
выходной сигнал всегда представлен снаружи в виде дифференциальной пары
сигналов. Выходные ячейки также могут использоваться для маршрутизации
выходного сигнала компаратора логического уровня.
Устройство может принимать либо внешние тактовые сигналы, либо
генерировать свои собственные, с помощью встроенного генератора с внешним
кварцевым резонатором. Обнаружение кристалла происходит автоматически.
Результирующая внутренняя тактовая частота может быть разделена на четыре
синхронизированных внутренних коммутируемых конденсаторных тактовых
сигнала различных частот с помощью программируемых делителей. Схема
синхронизации также может использовать любой из этих четырех тактовых
импульсов в качестве выходного сигнала микросхемы.
Данные конфигурации, режимы работы КАБ, значения тактовых частот,
направления передачи сигналов, назначения и конфигурация I/O_Cell,
Output_Cell хранятся во встроенной памяти конфигурации SRAM
(ConfigurationSRAM). За каждым конфигурационным битом SRAM стоит
теневой бит SRAM. Теневая SRAM (ShadowSRAM) устройства AN221E04 может
обновляться без нарушения текущей активной аналоговой обработки. Это
позволяет на лету (за один такт) модифицировать одну или несколько

11
аналоговых функций. Эта динамическая реконфигурация невозможна с
устройством AN121E04.
Архитектура включает в себя простой, но очень гибкий интерфейс
цифровой конфигурации. Конфигурационный интерфейс предназначен для
работы в автономном режиме путем подключения либо к общему SPI, либо к
ПЛИС типа serial EPROM. В этом режиме после включения устройства оно
автоматически загружает свою конфигурацию из EPROM и сразу же начинает
функционировать.
Интерфейс конфигурации также предназначен для непосредственного
подключения к главному порту SPI микроконтроллера, где он представляет себя
в качестве ведомого устройства. Доступ к нему также возможен через внешнюю
шину данных микроконтроллера, где строб записи микропроцессора
распознается как SPI clk, и только один бит данных, шины данных используется
для последовательных данных SPI. Реконфигурация всего или части устройства
поддерживается в устройстве AN221E04, что позволяет при необходимости
загружать несколько конфигураций с течением времени. Интерфейс
конфигурации также позволяет легко соединять несколько устройств вместе для
создания более крупных систем аналоговой обработки.
Кроме того, устройства AN221E04 позволяют разработчикам реализовать
встроенный 8-разрядный аналого-цифровой преобразователь на ПАИС, устраняя
потенциальную потребность во внешнем преобразователе. Используя это новое
преимущество, разработчики могут подключить цифровой выход вне аналого-
цифрового преобразователя, используя одну из выделенных выходных ячеек.

12
2. Детали Аналоговой Архитектуры программируемых
аналоговых интегральных схем Anadigm AN221E04

2.1 Конфигурируемая двунаправленная ячейка Входа-Выхода

Каждая изменяемая ячейка входа-выхода содержит набор ресурсов,


позволяющих осуществлять высокоточные соединения с внешними
устройствами и наоборот, без необходимости использования дополнительных
внешних компонентов. Чтобы максимизировать точность сигнала, вся обработка
сигналов внутри устройства полностью выполняется в дифференциальной
форме. Соответственно, каждая ячейка входа-выхода принимает или передаёт
дифференциальный сигнал. При желании можно сконфигурировать ячейку в
качестве нессиметричного входа. Тогда, внутренний переключатель соединит
второй (инверсный) вход с источником опорного напряжения VMR, + 2,0 В (он
является опорной точкой для всей внутренней аналоговой обработки сигналов).

Рисунок 4. Конфигурируемая двунаправленная ячейка Входа-Выхода

Как и в любой системе дискретизации данных (например, обработка


сигналов постоянного тока), для предотвращения помех в сигнале, иногда может
потребоваться фильтр нижних частот для входного сигнал. Входная часть ячейки
I/O_Cell содержит программируемый фильтр низких частот второго порядка.
13
При использовании этого фильтра рекомендуется, чтобы отношение частоты
среза к максимальной частоте сигнала составляло не более 30.

Эти фильтры являются полезной интегрированной функцией только для


низкочастотных сигналов (сигналы с частотой до 15 кГц); и, если требуется
сглаживание высокого порядка. Там, где частоты входного сигнала выше,
действительно рекомендуется использовать внешнее сглаживание.

Второй уникальный ресурс, доступный в каждой ячейке входа-выхода


I/O_Cell, - это усилитель с программируемым коэффициентом усиления и
прецизионного со стабилизацией напряжения смещения прерыванием. Это
может быть очень полезно там, где входящий низкочастотный сигнал очень слаб
и требует высокого усиления. Программируемый коэффициент усиления может
быть установлен из ряда 2n, где n = 4 – 7. Сигнал с выхода усилителя может быть
направлен в КАБ через сглаживающий ФНЧ или непосредственно напрямую.
Несимметричные входные сигналы должны использовать либо усилитель, либо
ФНЧ, чтобы получить требуемое преобразование в дифференциальную форму
внутри ячейки. Все перечисленные ресурсы – это ресурсы, доступные только при
конфигурации ячейки в режиме входа. В режиме выхода, выводы ячейки сразу
соединяются с аналоговым блоком.

2.2 Конфигурируемая Мультиплексированная ячейка Входа/Выхода

В этой ячейке на входе имеется двунаправленный мультиплексор. Это


позволяет подключать 4 несимметричных или 4 дифференциальных сигналов
одновременно, хотя только один сигнал или нагрузка одновременно могут быть
обработаны ПАИС. Как и в случае обычных ячеек входа-выхода, оптимальное
входное соединение осуществляется от дифференциального источника сигнала.
Если запрограммирован несимметричный вход, то инверсные входы будет
подключены внутри ячейки к источнику основного опорного напряжения VMR.

14
Рисунок 5. Конфигурируемая Мультиплексированная ячейка Входа/Выхода

2.3 Конфигурируемые Выходные Ячейки

Как и входные ячейки, выходные гарантируют, что конструкция системы


может в полной мере быть точной и универсальной. Выходы могут служить для
вывода дифференциальных аналоговых сигналов или в цифровой форме
(логическими уровнями). Аналоговые сигналы, полученные из разных КАБ,
направляются к входу в ячейку через входной мультиплексор.

В некоторых особых обстоятельствах может оказаться желательным


вывести основные аналоговые сигналы без дополнительной буферизации или
фильтрации. Выходные ячейки имеют обходные пути, которые позволяют
основным сигналам выходить без дальнейшей обработки или буферизации.

Рисунок 6. Конфигурируемая Выходная Ячейка

15
Каждая выходная ячейка содержит программируемый фильтр,
идентичный описанному для ячеек входа / выхода (см. раздел 2.1). Фильтр
низких частот может быть отключён или установлен на выбранные частоты
среза. В то время как структура фильтра служила фильтром сглаживания для
входных данных, в выходной ячейке она служит фильтром реконструкции 2-го
порядка. В этой функции он сглаживает индуцированную дискретизацией
ступенчатую природу выходного сигнала.

За программируемым ФНЧ следует схема преобразователя


дифференциальных сигналов в несимметричные, преобразователи смещены
относительно 0 на величину опорного напряжения VMR. Следует выделить, что
несимметричный сигнал будет иметь половину амплитуды дифференциального
сигнала.

2.4 Конфигурируемые аналоговые блоки

Внутри ПАИС находится 4 конфигурируемых аналоговых блока (КАБ),


они состоят из наборов элементов - 8 переключаемых конденсаторов, 2
операционных усилителя, 1 компаратор и 1 регистр последовательного
приближения. Используя эти элементы, можно создавать разнообразные
конфигурируемые аналоговые модули (КАМ): например, усилители,
выпрямители, интеграторы, дифференциаторы, сумматоры, перемножители и т.
п. Нужно отметить, что из 1-го КАБ можно создать несколько КАМ. Функции,
находящиеся в библиотеке КAM, отображаются в КАБ в виде программируемых
аналоговых схем. На рис. 5 показан обзор конфигурируемого аналогового блока.

16
Рис. 7. Структура КАБ [3]

Среди множества аналоговых переключателей в КАБе, некоторые


являются статическими и определяют такие параметры, как общие схемы
коммутации КАБа, значения конденсаторов и какой вход активен. Другие ключи
являются динамическими и могут изменяться под управлением аналогового
входного сигнала, фазы выбранного тактового сигнала и логики регистра
последовательного приближения (SAR). Будь то статический или динамический
ключ, все коммутаторы управляются конфигурационной памятью SRAM.
При включении питания микросхемы, SRAM очищается до известного
(безопасного) состояния. Задача логики конфигурации состоит в том, чтобы
передавать данные из внешнего EPROM, в теневую SRAM (ОЗУ) и оттуда
копировать их в конфигурационную SRAM (ОЗУ). Устройство AN221E04
позволяет осуществлять реконфигурацию. В то время как устройство ПАИС
работает, теневая SRAM может быть перезагружена со значениями, которые
позже будут использоваться для обновления конфигурации SRAM. Таким
образом, ПАИС можно перепрограммировать на лету, выполняя все, что угодно,
от незначительных изменений характеристик схемы до полных функциональных
переключений контекста, мгновенно и без прерывания процесса обработки
сигнала.
17
Аналоговые сигналы поступают в ближайшие соседние ячейки, по
кратчайшему пути с помощью матрицы первой группы входных аналоговых
ключей. Обратная связь от двух внутренних операционных усилителей и одного
компаратора также направляется обратно в эту матрицу входных ключей.
Далее идет банк из 8 переключаемых конденсаторов. Каждый из этих 8
конденсаторов на самом деле представляет собой очень большой банк очень
маленьких, но одинаковых по размеру конденсаторов. Каждый из этих 8
программируемых конденсаторов может принимать относительное значение от
0 до 255 единиц ёмкости. Фактическое значение ёмкости здесь не так уж и важно.
Элементы КАМ зависят не от абсолютной величины этих конденсаторов, а
скорее от соотношения между ними. Оно выдерживается с точностью не хуже,
чем 0,1%.
Существует вторая матрица ключей, предназначенная для дальнейшего
установления внутренней топологии схемы и создания соответствующих
соединений. В основе КАБа находятся 2 Операционных Усилителя и 1
компаратор. Выходы этих активных устройств направляются обратно в первую
матрицу входных ключей, чтобы можно было построить цепи обратной связи.
Эти выходы также идут в соседние КАБы.
Обработка сигналов внутри КАБа обычно осуществляется с помощью
схем на переключаемых конденсаторах. Такие схемы, для нормальной работы,
нуждаются в неперекрывающейся синхронизации (non-overlapping clocks –
NOL). Этот тактовый генератор является частью КАБ и вырабатывает все
необходимые NOL-сигналы для его функционирования.
Существует логика регистра последовательного приближения (SAR),
которая при включении использует компаратор в КАБе для реализации 8-
разрядного аналого-цифрового преобразователя (АЦП). Подключение АЦП
обратно в его собственный КАБ или в таблицу поиска (Look-Up-Table – LUT)
позволяет создавать нелинейные аналоговые функции, такие как умножение
напряжения, компандирование (сжатие), линеаризация и автоматическая
регулировка усиления.
18
Замена резисторов конденсаторами позволяет повысить точность и
уменьшить количество подключаемых к микросхеме внешних элементов. В
качестве примера можно привести замещение схемы инвертирующего усилителя
схемой на переключаемых конденсаторах (рис. 8). [3]

Рис. 8. Инвертирующий усилитель на переключаемых конденсаторах.

2.5 Таблица поиска (LUT)

Устройство содержит одну 256-байтовую таблицу поиска (LUT). Её 8-


разрядный адресный вход, может быть подключен либо к 8-разрядному выходу
АЦП, либо к специальному 8-разрядному счетчику LUT. Функциональное
описание АЦП, управляющего входами адреса LUT, приведено в разделе ниже.

Если выбран счетчик LUT, то счетчик непрерывно ведет обратный отсчет,


возвращаясь к нулевому отсчету каждый раз, когда выполняется его
программируемое значение. Каждое новое значение счетчика представляется
LUT в виде адреса в таблице. Данные, считанные обратно с этого адреса, затем
записываются в теневой SRAM. Целевое местоположение, которое будет

19
использоваться, и содержимое LUT являются частью набора конфигурационных
данных устройства. Синхронизация счетчика LUT поступает от 1 из 4
внутренних аналоговых тактовых генераторов.

Последующая передача этих 1 или 2 байтов из теневого SRAM в


конфигурационный SRAM может произойти, как только будет отправлен
последний байт данных конфигурации, или обнаружен сигнал от внутреннего
детектора пересечения нуля, компаратора, или обнаружен внешний сигнал
выполнения EXECUTE.

При периодической синхронизации счетчика LUT, комбинация LUT / CAB


может формировать генератор произвольной формы сигнала или модулировать
сигнал.

2.6 АЦП последовательного приближения (SAR-АЦП)

Компоненты, включенные в КАБ, позволяют создать 8-разрядный АЦП


последовательного приближения. Для SAR-АЦП требуются два тактовых
сигнала с отношением частот 1 к 16. Наиболее низкочастотный сигнал
(CLOCKA) определяют скорость, с которой будут происходить
последовательные преобразования, и не должен превышать 250 кГц. Наиболее
высокочастотный сигнал (CLOCKB) используется для выполнения самого
преобразования (тактовая синхронизация АЦП). Оба эти сигнала генерируются
обычной схемой деления основной тактовой частоты.

20
Рисунок 9. АЦП последовательного приближения (SAR-АЦП)

Результат АЦП находится в формате знак (1 бит), + значение (7 бит).


Входное напряжение АЦП должно быть ограничено VMR ± 1.5 В.

Результат SAR-ADC может быть перенаправлен либо на адрес порта LUT,


либо обратно в его КАБ. Наиболее распространенное использование SAR-ADC
заключается в том, чтобы служить генератором адресов для таблицы поиска. В
конце каждого цикла преобразования 8-разрядный результат распознается LUT
как новый адрес. Схема конфигурации принимает содержимое LUT, на которое
указывает этот адрес, и загружает его в соответствующую область, в теневой
SRAM.

Типичный сценарий использования совместной работы АЦП и LUT - это


когда входной сигнал должен быть линеаризован и откалиброван. Сигнал
подается через входную ячейку в КАБ, в котором сконфигурирован усилитель с
функцией линеаризации. Результат SAR-ADC направляется на адресную шину
LUT, где таблица линеаризации была сохранена как часть образа конфигурации
устройства. Используя тот же механизм, что описан для счетчика LUT в разделе
2.5, схема конфигурации принимает содержимое LUT, на которое указывает этот
адрес (байт результата SAR-ADC), и загружает его в соответствующую область
теневой SRAM. В данном примере эти области, вероятно, регулируют
коэффициент усиления усилителя, таким образом достигая желаемой
линеаризации.
21
SAR-АЦП может также использоваться для генерации последовательного
потока данных и сопутствующего синхроимпульса. Эти два сигнала могут быть
направлены в любую из двух выделенных выходных ячеек (настроенных в
режиме цифрового вывода). Только на устройствах ANx21E04 есть такой прямой
доступ к схеме SAR-ADC.

2.7 Формирователи опорного напряжения и тока смещения

Вся обработка аналогового сигнала внутри устройства осуществляется


относительно основного опорного напряжения (ВМР), которое номинально
составляет +2,0 В. Сигнал ВМР получается из высокоточного,
термокомпенсированного источника образцового напряжения. Сигналы VREF+
(VMR+1,5 В) и VREF- (VMR-1,5 В) также генерируются для устройства, как
показано на рисунке ниже.

Рисунок 10. Формирователи опорного напряжения и тока смещения

Существует две группы VMR, внутри КАБ, различных по характеру


потребителей. Оно поступает на все цепи заряда переключаемых конденсаторов,
где требования к его уровню шумов не высоки. Эта VMR используется
операционными усилителями в качестве виртуальной земли для того, чтобы

22
улучшить их время установления, что требует малого уровня шумов. Для этого
требуется, чтобы внешние фильтрующие конденсаторы были подключены на
VREFPC, VMRC и VREFMC для обеспечения оптимальной производительности.
Рекомендуемое значение для каждого из них составляет от 75 нФ до 100 нФ.
Более высокие значения окажут неблагоприятное влияние на время
установления, более низкие значения снизят стабильность схемы. Для
достижения максимально возможной производительности следует использовать
конденсаторы с маленькой собственной индуктивностью, такие, например, как
танталовые конденсаторы. Однако в большинстве случаев достаточно будет
использовать стандартные керамические конденсаторы. Источники VREF+ и
VREF– могут использоваться в качестве элементов библиотеки
конфигурируемых аналоговых модулей, например, в качестве опорных
напряжений для компараторов. Диапазон VREF–…VREF+ рекомендуется так же
в качестве ограничения уровня входного сигнала библиотечного АЦП.

2.8 Системные генераторы

На рис. 11 представлена структурная схема различных системных


тактовых и функциональных генераторов. Тактовая частота, конфигурационной
логики, всегда находится на выводе DCLK. Вывод DCLK может иметь, как
внешний кварцевый резонатор, так и генератор с частотой до 40 МГц.

Рисунок 11.Системные генераторы


23
Все аналоговые сигналы исходят от одного главного тактового сигнала,
либо ACLK, либо DCLK. Конфигурацией устройства определяется, какой
тактовый вход станет использоваться в качестве основного тактового сигнала.
Этот сигнал разделен на 5 уникальных независимых сигналов. 1-й – питает
только усилители со стабилизацией прерыванием внутри ячеек входа-выхода.
Остальные 4 получены при помощи программируемого пользователем
предварительного делителя частоты, они подаются на 4 программируемых
пользователем делителя. Каждый из этих сигналов может использоваться для
управления либо логикой SAR, либо схемами на переключаемых конденсаторах
внутри КАБ. Схемотехника системы генераторов гарантирует полную
синхронность всех производных сигналов и основной тактовой частоты. Это
особенно важно, когда используется наращивание производительности схемы за
счет использования совместной работы нескольких ПАИС.

24
3. Конфигурационный интерфейс.

3.1 Конфигурационные и тактовые выводы

Рисунок 12 - Назначение выводов AN221E04 [5]

Название Тип Назначение

DOUTCLK Выход Буферизированный DCLK. Активируется


соответствующим битом конфигурации

Вход Тестовый вход

MODE Вход 0 — выбор синхронного последовательного


интерфейса;
1 — выбор SPI и FPGA EPROM интерфейса

DCLK Вход Внешний тактовый сигнал до 40 МГц или


кварцевый резонатор 12, 16, 20 или 24 МГц

25
ACLK/SPIP Вход MODE=0 — аналоговый синхросигнал до 40
МГц

Выход MODE=1 — синхронизация SPI EPROM или


Serial EPROM

OUTCLK/SPIMEM Выход При включении питания — командная строка


инициализации SPI EPROM.
После включения питания — выход аналогово
генератора или компаратора.

PORb Вход 0 — удержание микросхемы в состоянии сброса;


положительный перепад — перезапуск в режиме
power on (полный цикл 30 мс)
ERRb Вход 0 — сброс (удержание в течение 15 тактов);
1 — не активен

Выход 0 — наличие ошибки;


Z — отсутствие ошибки

ACTIVATE Вход 0 — удержание в режиме конфигурации;


положительный перепад — завершение
конфигурации

Выход 0 — первичное конфигурирование не


завершено;
Z — первичное конфигурирование завершено

LCCb Выход 0 — локальное конфигурирование завершено;


1 — локальное конфигурирование не завершено

CFGFLGb Вход Используется при параллельной работе


нескольких ПАИС

0 — игнорировать входящие данные;

26
1 — приготовиться к приему входящих данных
(отслеживать адрес)

Выход 0 — изделие реконфигурируется;


Z — изделие не реконфигурируется

DIN Вход Последовательный вход данных конфигурации

CS1b Вход Перед завершением первичной конфигурации:


0 — разрешить процесс конфигурирования;
1 — удержать процесс конфигурирования

Вход После завершения первичной конфигурации:


Вход данных, используется как порт для
передачи данных при параллельной работе
нескольких ПАИС
CS2b Вход Выбор кристалла, 0 — активный уровень

EXECUTE Вход 0 — не активен;


1 — копирование содержимого теневого ОЗУ в
конфигурационное ОЗУ

3.2 Загрузка данных из внешнего ПЗУ

Самый простой способ настройки устройства-позволить ему


самостоятельно загрузиться из внешней ПЗУ. ПАИС совместима напрямую с
промышленным стандартом 25 серии SPI EPROM и 17 серии Serial EPROM
(наиболее часто используется как память конфигурации ПАИС).

По мере поступления системного питания устройство сначала завершает


свой внутренний сброс питания (перезагружает конфигурационную память и
запускает процесс инициализации ПАИС), проверяет состояние контактов CS1b
и CS2b, и, если они установлены правильно (присутствует низкий логический
27
уровень), микросхема обеспечивает необходимые сигналы для считывания
данных из любого из этих двух распространенных типов ПЗУ. После завершения
считывания конфигурационных данных устройство автоматически активирует
аналоговую структуру. Весь процесс сброса и настройки питания происходит
автоматически.

3.2.1 Загрузка данных из SPI EPROM

Типичная схема подключения для промышленного стандарта SPI EPROM


серии 25 показана на рис.13 (Atmel AT25080, Xicor X5043, Microchip 25AA160,
Fairchild NM25C640 и т. п.).

Как только процесс инициализации ПАИС завершится, на выводе


CFGFLGb утвердится низкий логический уровень, он подаётся на вход CS (Chip
Select) SPI EPROM. Вывод OUTCLK / SPIMEM посылает последовательный
поток данных в память SPI, инструктируя ее начать считывать данные, начиная
с её внутреннего адреса 0. Через некоторое время ПАИС начнет обращать
внимание на свой DIN-вывод, ожидая байта синхронизации, за которым
последуют Данные Конфигурации. Если во время этого процесса возникнет
какая-либо ошибка, ERRb утвердит низкий уровень, и устройство проигнорирует
все последующие последовательные данные. Таким образом, устройство
обеспечивает стандартный протокол считывания данных из SPI EPROM.

Сразу, после подачи питания, выводы ACLK, CFGFLGb и OUTCLK


находятся в неопределённом состоянии. Однако вскоре, когда сгенерируется
внутренний импульс сброса питания устройства, они придут в исходное
состояние (стандартное время около 30 мс). Тактовый генератор ПАИС имеет
типичное время запуска менее 10 мс. Данные приходящие на вход DIN,
записываются в ОЗУ по заднему фронту синхросигнала ACLK. Время настройки
DIN на ACLK должно быть больше 2 нс. Время удержания - 0 нс.

28
Рисунок 13. Загрузка данных из SPI EPROM.

Рисунок 14.Временная диаграмма инициализации и загрузки данных из SPI


EPROM.

Рисунок 15. Временная диаграмма завершения процесса загрузки данных из SPI


EPROM.

29
По мере того как последний байт данных конфигурации (фиктивный байт)
тактируется в устройство, флаг конфигурации снимается (CFGFLGb переходит
в 3-е состояние). Через один период синхросигнала ACLK, выход OUTCLK
подключится к одному из четырех внутренних аналоговых генераторов или к
одному из четырех выходов компаратора, в зависимости от его программной
конфигурации. Если этот вывод програмно не используется, он перейдет в
состояние низкого логического уровня.

3.2.2 Загрузка данных из Serial EPROM

Вторым легкодоступным типом ПЗУ является Serial EPROM 17 серии


(Xilinx XC1700E, Atmel AT17 series, Altera ECP1, ECP2 и т. п.). Эти ПЗУ обычно
используются в качестве конфигурационных запоминающих устройств для
ПЛИС. В отличие от SPI EPROM, этим ПЗУ не требуется передачи стартового
адреса (OUTCLK/SPIMEM обычно остаётся неподключенным).

Рисунок 16.Загрузка данных из Serial EPROM

30
Аналогично предыдущему случаю, после генерации внутреннего
импульса сброса на выводе ACTIVATE присутствует логический 0, а ERRb
переходит в 3-е состояние, а затем осуществляется потактовая загрузка данных
конфигурации в ПАИС. Последовательность запуска показана на рис. 16.

Рисунок 17. Временная диаграмма инициализации и загрузки данных из Serial


EPROM

Рисунок 18. Временная диаграмма завершения процесса загрузки данных из


Serial EPROM

Единственное существенное различие между использованием SPI EPROM


и FPGA EPROM, заключается в том, что формируемый ПАИС 16-разрядный
стартовый адрес, исходящий от (несоединенного) вывода OUTCLK/ SPIMEM,
игнорируется FPGA EPROM. Поскольку EPROM начнет посылать данные до
того, как FPAA будет готов принять их, конфигурационные данные должны

31
иметь префикс из 4 незначащих байтов перед байтом синхронизации и
значимыми конфигурационными данными. САПР AnadigmDesigner2
автоматически добавляет требуемый префикс к данным конфигурации. Как было
описано ранее, в конце для завершения конфигурации требуется несколько
тактов синхронизации, после загрузки одного незначащего (последнего) байта.
Он также автоматически добавляется к данным конфигурации при верификации
проекта.

3.3 Загрузка данных из микроконтроллеров и микропроцессоров

В приложениях, требующих динамического переконфигурирования


аналоговой схемы на лету, необходимо использовать внешний микроконтроллер,
для выполнения расчета новых значений схемы, сборки этих новых значений в
блок конфигурационных данных и передачи этого блока данных в ПАИС.
Гибкий конфигурационный интерфейс устройства предназначен для приема
входных данных либо от последовательных запоминающих устройств, либо от
любого из трех основных типов микропроцессорных интерфейсов: синхронного
последовательного интерфейса (SSI), последовательного периферийного
интерфейса (SPI) или обычного внешнего интерфейса периферийной шины
данных.

3.3.1 Загрузка данных через интерфейсы SPI и SSI

Что касается загрузки данных в ПАИС, то интерфейсы SPI и SSI являются


равнозначными. Существует сигнал, указывающий на поступление данных,
собственно сами данные и данные синхронизации. Единственные реальные
различия между соединениями SSI и SPI-это имена, которые различные хосты
присваивают этим сигналам, и частоты, с которыми хост может управлять ими.
Функционально подключение обоих интерфейсов одинаково.

32
МК с портами SPI встречаются гораздо чаще, чем с портами SSI. Единственным
недостатком использования SPI-порта является то, что они значительно
медленнее, чем SSI, и поэтому редко поддерживают возможность прямого
доступа к памяти (DMA). С другой стороны, порты SSI часто работают со
скоростью шины МК или вблизи нее и иногда поддерживают DMA каналы.

Рисунок 19. Загрузка данных через интерфейс SPI

Рисунок 20. Загрузка данных через интерфейс SSI

В каждом из этих случаев подключения ПАИС выдает сигнал ACTIVATE


обратно на универсальный вывод общего назначения хоста (GPIO) МК, чтобы

33
обеспечить индикацию того, что конфигурация была успешной. На рис. 20
показан способ соединения GPIO МК с входом EXECUTE ПАИС.

3.3.2 Загрузка данных с микропроцессорной шины

Интерфейс конфигурации является синхронным, но нет никаких


требований к тому, чтобы конфигурационный синхросигнал был непрерывным.
Таким образом, можно синхронизировать интерфейс конфигурации с помощью
стробирующего сигнала записи МП, характерного для большинства внешних
шин данных МП. Типовая схема подключения ПАИС к шине МП показана на рис
21.

Рисунок 21. Загрузка данных с микропроцессорной шины

Единственное существенное различие для соединений SPI и SSI от


соединения с микропроцессорной шиной, заключается в том, что сигнал DCLK
имеет вид строба, а не непрерывного синхросигнала.

Есть несколько вариантов управления ПАИС по входу CS2b. На рисунке,


показанном выше, дешифрование адреса выполняется с помощью специального
устройства, обычно на программируемой логике (PAL). Другой вариант-
использовать одну строку адреса высокого порядка. Хотя это не может быть
34
самым эффективным способом использования адресного пространства внешней
памяти процессора, он может быть достаточным для нашего конкретного
устройства. Многие МП обеспечивают выходы сигнала выбора кристалла (Chip
select), и они также обычно подходят для задачи управления ПАИС по входу
CS2b.

Как и в случае интерфейсов SPI и SSI, сигналы ACTIVATE или ERRb


могут использоваться для подтверждения о передачи конфигурационных
данных.

4. Про САПР AnadigmDesigner2

Программное обеспечение AnadigmDesigner2 позволяет быстро и легко


строить сложные аналоговые схемы, выбирая, размещая и соединяя вместе
строительные блоковые подсхемы, называемые КАМ (конфигурируемые
аналоговые модули). Результаты аналоговой конструкции могут быть
немедленно просмотрены с помощью генератора сигналов и осциллографа.

Поскольку технология ПАИС Anadigm основана на SRAM, её можно


перепрограммировать столько раз, сколько требуется, чтобы можно было
опробовать столько схем, сколько нужно.

Также очень важно, что несколько независимых цепей могут быть


построены и запущены одновременно в пределах одного устройства. Например,
можно построить две полностью независимые фильтрующие сети, каждая со
своими входами и выходами; параметры и работа одной из них полностью
независимы от другой. AnadigmDesigner 2 также приспосабливает большие
конструкции, которые могут охватывать несколько устройств.

AnadigmDesigner 2 также генерирует "интеллектуальные"


конфигурационные данные в виде готового кода C, который может работать на
сопутствующем микропроцессоре. Это позволяет на лету реконфигурировать
устройства AN220E04, AN221E04 или AN221E02 с помощью хост-процессора.

35
Что делает это программное обеспечение?

1. Инструменты AnadigmDesigner позволяют проектировать сложные


схемы с помощью простого графического интерфейса drag-and-drop.
2. Надёжные и простые в использовании инструменты проектирования
для разработки аналоговых схем.
3. Нет необходимости в экспертном анализе для создания полных
аналоговых систем
4. Доступна растущая и постоянно обновляемая библиотека КАМ.
5. Экспертные системы синтеза Anadigm Filter и AnadigmPID
автоматизируют комплексное схемотехническое проектирование
6. «Строительные блоки» схем абстрагированы от их функционала,
которым можно управлять при помощи AnadigmDesigner2.
7. Быстро создавайте сложные аналоговые системы, немедленно
имитируйте их, а затем загружайте на ПАИС для мгновенной проверки
8. Встроенный симулятор по времени позволяет работать с несколькими
ПАИС одновременно.
9. Интерфейс четырехканального осциллографа, имитация сигналов
случайной формы.
10.Автоматическая генерация С-кода для управления и настройки
аналоговых функций непосредственно микропроцессором внутри
системы

36
5. Практическая часть

Предварительная, начальная схема устройства для динамического управления


параметрами фильтра, построенного на базе ПАИС Anadigm AN221E04

Рисунок 22. Предварительная, начальная схема устройства

Динамически реконфигурируемая ПАИС даёт нам менять полностью или


частично функциональную структуру в реальном времени, прямо в работающем
устройстве. Для этого в ПАИС существует «теневая память», в которую прямо
во время работы устройства можно, при помощи МК загружать обновленную
конфигурацию, а далее по команде немедленно активировать новую аналоговую
конфигурацию (параметры), буквально за 1 такт работы.

Воспользуемся управляющим методом (StateDriven Method) для


динамического реконфигурирования ПАИС, он подходит для дешёвых,
экономных МК, в отличие от алгоритмического метода (Algorithmic Method),
которому нужен достаточно быстродействующий МК. Управляющий метод
использует предварительно сконфигурированные данные. Хранение, передача
конфигураций и управление ПАИС будут осуществляться с помощью МК по
последовательной шине SPI.

37
Рисунок 23. Электрическая принципиальная схема подключения ПАИС для
динамического программирования с помощью микроконтроллера

Проектирование фильтра

1. Откроем программу AnadigmDesigner2

Рисунок 24. Начальное окно


38
2. Выберем тип микросхемы: ПАИС 2‑ го поколения AN221E04

Рисунок 25. Выбор микросхемы

3. Зайдём в меню библиотеки конфигурируемых аналоговых блоков


(КАМ) Edit →Insert New CAM

Рисунок 26. Создание нового КАМ


39
4. Добавим модуль биквадратичного фильтра (FilterBiquad) и настроим
его параметры:

Тип фильтра — полосовой фильтр (Band Pass);

Центральная частота фильтра Corner Frequency = 100 кГц;

Коэффициент передачи фильтра Gain = 1;

Добротность Quality Factor = 0,707 (фильтр Баттерворта).

Рисунок 27. Окно настройки фильтра

40
5. Получим такую схему

Рисунок 28. Готовая схема и результат симуляции

6. Выберем динамическое конфигурирование управляющим методом


Dynamic Config → StateDriven Method

Рисунок 29. Окно State-Driven Dynamic Configuration

41
7. Зададим параметры, которые необходимо изменять при динамическом
конфигурировании, их диапазон изменения и количество ключевых
состояний

Рисунок 30. Окно настройки диапазона изменения параметров


конфигурационной логики

Рисунок 31. Переход к закладке Generation

42
Рисунок 32. Окно выбора формата конфигурационных данных и места их
сохранения

8. Сохраненный файл в формате Generate C Formatted Configuration Text


Files имеет текстовый формат и содержит основные и
реконфигурационные данные со следующей структурой:

•Основные конфигурационные данные (Primary Configurations)

— 126 байт, будут содержать режим работы ПАИС, логические адреса.

•Реконфигурационные данные (Transition Configurations):

– Dynamic Filter: Fo[90] (58 байт) — реконфигурационные данные


динамического изменения конфигурационной логики для центральной частоты
полосового фильтра 90 кГц;

– Dynamic Filter: Fo[91] (58 байт) — реконфигурационные данные


динамического изменения конфигурационной логики для центральной частоты
полосового фильтра 91 кГц;

И т.д. до 110 кГц, с шагом 1 кГц.

43
– FPAA1 (58 байт) — возврат ПАИС в первоначальное состояние на момент

загрузки конфигурации.

Рисунок 33. Файл в формате Generate C Formatted Configuration Text Files

Созданные конфигурационные данные можно добавлять в С-код МК, с


помощью стандартных алгоритмов [8].

Основная конфигурация

Основные конфигурационные данные используются при 1-ой загрузке данных


после включения питания или сброса ПАИС. Блок заголовка содержит байт
синхронизации, индификатор JTAG, логический адрес и контрольный байт
(Рисунок 34). При формировании файла конфигурации AnadigmDesigner2
добавляет 5 незначащих байтов (обычно 0x00) перед блоком заголовка. Они
нужны для формирования задержки, равной по времени 40 тактам
44
синхросигнала, для завершения цикла переустановки после подачи напряжения
питания или после сброса ПАИС Anadigm.

Рисунок 34. Структура файла основной конфигурации и файла обновления


конфигурации для ПАИС 2-го поколения AN221E04

Байт синхронизации

Передача основных и реконфигурационных данных всегда начинается с байта


синхронизации. Он всегда имеет значение D5 (11010101).

Индификатор JTAG ID

После байта синхронизации идёт индификатор JTAG ID, который состоит из 4


байтов, индивидуальных для каждого типа микросхем ПАИС. Для AN221E04 он
всегда будет равен 0x800022B7. Он передаётся только 1 раз при конфигурации.

45
Он нужен для предотвращения передачи конфигурационных данных, не
предназначенных для данного типа устройства. В случае несовпадения JTAG ID
с ожидаемым значением при загрузке конфигурационных данных они будут
отклонены, а сама ПАИС сформирует на выводе ERRb сигнал ошибки.

Логический адрес ADDR1

Он требуется для адресной загрузки реконфигурационных данных с помощью


одного последовательного интерфейса SPI при соединении нескольких ПАИС в
цепочку. Чтобы ПАИС работала правильно, адрес ADDR1 должен быть
индивидуальным для каждой микросхемы в цепочке. Также он не может иметь
значения 213 (D5) и 255 (FF).

Контрольный байт

Он выставляет внутренние флаги ПАИС и устанавливает внутренние


подтягивающие резисторы, режим работы ПАИС и действия при ошибках в
работе. Определяется по схеме на рис. 35.

Рисунок 35. Контрольный байт.

46
Принцип загрузки основной конфигурации и динамического
обновления характеристик устройства.

Вслед за включением напряжения питания, ПАИС станет выполнять


процесс инициализации и создаст сигнал внутреннего сброса. Далее основная и
«теневая» память будут очищены. Когда процесс инициализации ПАИС
закончится, на выводе ACTIVE появится «лог. 1», Она показывает, что ПАИС
готова принимать основные конфигурационные данные Primary Configurations.
Затем МК подаст сигнал выбора кристалла CS2b на 1-ю микросхему в цепи
FPAA1, для начала инициализации приёма данных, на вывод DIN с помощью
алгоритма, описанного в листингах 1–3.

Вслед за окончанием загрузки конфигурационных данных светодиод


LED1, подсоединённый к выводу LCCb, начнёт гореть, а шина ACTIVE
47
установится на уровень «лог. 1», это означает, - микросхема сконфигурирована
и готовится, чтобы начать приём обновлённых конфигурационных данных. Во
время работы и выполнения основного конфигурационного кода ПАИС станет
искать на шине DIN байт синхронизации (0xD5) и идущий за ним байт
логического адреса ADDR1, полученного на этапе загрузки основного
конфигурационного кода [9]. При совпадении адреса передаваемых
реконфигурационных данных с адресом, полученным при загрузке основной
конфигурации, ПАИС выставит на шине ACTIVE, «лог. 0». После этого МК
сможет отправить на ПАИС реконфигурационные данные

Dynamic Filter: Fo [90] (центральная частота полосового фильтра 90 кГц) или


Dynamic Filter: Fo [91] (центральная частота полосового фильтра 91 кГц)

по шине DIN, пользуясь алгоритмом, представленным в листингах 4, 5.

Наконец, когда закончится передача реконфигурационных данных, на


шине ACTIVE установится уровень «лог. 1». Это означает что, загруженная
аналоговая структура активирована, и ПАИС готова к новому приёму
реконфигурационных данных.

48
ЗАКЛЮЧЕНИЕ

В процессе выполнения данной выпускной квалификационной работы были


совершены следующие действия:

1. Изучена архитектура, структура и характеристики программируемой


аналоговой интегральной микросхемы Anadigm AN221E04.

2. Освоена система автоматизированного проектирования AnadigmDesigner2.

3. Составлены основные и реконфигурационные данные для динамического


изменения центральной частоты полосового фильтра от 90 кГц до 110 кГц с
шагом 1 кГц, для дальнейшего их добавления в C-код микроконтроллера.

Показанный в работе способ динамического конфигурирования


программируемых аналоговых микросхем управляющим

методом лёгок в использовании, подходит для простых, дешёвых


микроконтроллеров, для работы с ним достаточно иметь базовые знания по
программированию, также, самое главное – то, что он

обладает возможностью гибкого программирования аналоговой схемы и


переконфигурирования отдельных параметров или

функций в работающем устройстве в режиме реального времени.

49
ЛИТЕРАТУРА

1. Гауси М., Лакер К. Активные фильтры с переключаемыми


конденсаторами / Пер. с англ. М.:Радио и связь, 1986.
2. Щербаков А. Построение входных и выходных цепей
программируемых аналоговых схем Anadigm //Компоненты и технологии. 2008.
№ 12.
3. Щербаков А. Программируемые аналоговые интегральные схемы
ИС Anadigm: применение конфигурируемых аналоговых модулей в
составе программы Anadigm Designer 2 //Компоненты и технологии
2007№12.
4. Полищук А. Программируемые аналоговые интегральные схемы
Anadigm. Часть1. Структура и характеристики. – Компоненты и технологии,
2005, №1
5. AN221E04 Datasheet - динамически реконфигурируемый FPAA с
улучшенными электрическими характеристиками ввода / вывода.
6. Полищук А. Система автоматизированного проектирования
программируемых аналоговых интегральных схем AnadigmDesigner2. Часть
1.Первый шаг: знакомство с интерфейсом //Компоненты и технологии. 2005. №
5. http://kit-e.ru/articles/plis/2005_5_162.php
7. Полищук А. Система автоматизированного проектирования
программируемых аналоговых интегральных схем AnadigmDesigner2. Часть 2.
Особенности разработки проектов в среде программирования ПАИС Anadigm.
Компоненты и технологии, 2005, №9.
8. Application Note: State-Driven Control of a dpASP using a Microchip PIC.
App Note 206. Anadigm, 2008.
9. Щерба А. Конфигурационный протокол динамически
программируемых аналоговых схем Anadigm // Компоненты и технологии.
2009. № 12.

50