Раздел 13.

МИКРОПРОЦЕССОРЫ И МИКРОКОНТРОЛЛЕРЫ

План

13.1. Архитектура ЭВМ и микропроцессора.

13.2. Понятие интерфейса.

13.1. Микроэлектронная элементная база предоставляет широкие возможности аппаратной

реализации цифровых вычислительных систем. По виду структуры и способу получения
функциональной зависимости цифровые преобразователи подразделяют на два типа устройств:
- с жесткой логикой, когда реализуемая функция определяется составом и соединением логических
элементов;
- с гибкой организацией процесса обработки данных программным способом.
На современном этапе развития цифровой электроники преимущественное применение получили
устройства с гибкой логикой программного управления на основе аппаратных средств
микропроцессорных систем. В качестве самостоятельного полупроводникового устройства (элемента
цифровой системы) производятся интегральные схемы микропроцессоров, выполняющих
преобразование входных кодов чисел в соответствии с алгоритмом, зафиксированным во внешней
программе. Универсальность микропроцессоров обусловлена существенной аппаратной избыточностью
по сравнению со специализированными устройствами на основе жесткой логики, что влечет за собой
уменьшение степени интеграции. Кроме того, программное выполнение математических и логических
операций, как правило, обладает меньшим быстродействием, а возможность воспроизведения
множества логических функций базируется на избыточных системных ресурсах.
Микропроцессоры представляют собой сложнейшую продукцию массового электронного
производства, используемую в самых различных областях. Типовые микропроцессорные
вычислительные структуры (микропроцессорные системы) содержат один или несколько
микропроцессоров и устройств аппаратной поддержки организации заданных численных процедур
(устройства памяти различного уровня, системы синхронизации, приемо-передатчики, таймеры) и схем
согласования (склеивающая логика). Схемы аппаратной поддержки могут быть выполнены в виде
функционально завешенных БИС в отдельном корпусе. Достаточно простые схемы сопряжения
(регистры, мультиплексоры, триггеры) часто строят на базе программируемой логики (ПЛИС).
Развитие вычислительной техники и полупроводниковой технологии в середине прошлого
cтолетия закономерно привели к созданию микропроцессора. Была подробно разработана теория
программно управляемых автоматов и создан класс миниЭВМ на полупроводниковых приборах. Когда
уровень интеграции достиг значений (более миллиона транзисторов на кристалле), позволивших
разместить на чипе основную часть элементов вычислительной системы аналогичной миниЭВМ,
появился микропроцессор. Гибкая структура преобразователя была получена за счет управления
взаимодействием фиксированных аппаратных средств, расположенных на кристалле, с помощью
последовательности внешних сигналов (команд управления) на каждом шаге обработки данных.
За достаточно короткий срок своего существования микропроцессорные системы (МПС) прошли
целый ряд этапов развития и продолжают совершенствоваться весьма высокими темпами. В 1971 году
корпорация Intel (от Integrated Electronics – интегральная электроника) объявила о выпуске первого
микропроцессора 4004, который на чипе площадью 0,1 см2 содержал 2300 транзисторов p-МОП,
выполненных по технологии 10 мкм. Он имел тактовую частоту 108 кГц и выполнял примерно 60 000
вычислительных операций в секунду с четырехразрядными числами. По мере совершенствования
технологии и повышения степени интеграции возрастала длина машинного слова. Так микропроцессор
8080 той же фирмы, выпущенный в 1974 году, содержал на чипе размером 4,2  4,9 мм 6000
транзисторов, выполненных по n-МОП технологии с нормой 6 мкм. Тактовая частота микропроцессора
8080 составляла 2 МГц, что позволяло выполнять около 200 000 операций в секунду с
восьмиразрядными числами.
Первое поколение микропроцессоров имело структуру во многом повторяющую структуру
процессоров: арифметическое логическое устройство (АЛУ) с регистровой памятью и устройство
управления, объединенные общей магистралью для передачи данных, команд и сигналов управления.
Для получения микрокомпьютера приведенный состав необходимо дополнить устройствами ввода –
вывода, памятью достаточного быстродействия и емкости, а также организовать шины (магистрали) для
передачи данных.
Последующее совершенствование микропроцессоров охватывало как элементную базу, так и
архитектуру (структуру, системы адресации и команд). Созданный в 1993 году микропроцессор Intel
PENTIUM содержит на чипе 3 миллиона транзисторов, выполненных по технологии 0,35 мкм.
Повышение быстродействие и увеличение нагрузочной способности обеспечивалось за счет
применения логических Би - КМОП вентилей с биполярным транзистором на выходе. Трехслойная
металлизация позволила оптимизировать топологию межсоединений и увеличить быстродействие за
счет уменьшения значений нагрузочных емкостей. Использованные аппаратные средства совместно с
архитектурными нововведениями (суперскалярная архитектура, предсказание правильного адреса
перехода, наличие высокопроизводительного блока вычислений с плавающей запятой) позволили
получить тактовую частоту 60…200 МГц при работе с 32-х разрядными числами.
Дальнейшие усовершенствования были направлены на создание широкой номенклатуры
микропроцессоров с различными параметрами (повышение тактовой частоты, увеличение разрядности,
оптимизация системы команд). Изменялось также и внешнее оформление микропроцессоров.
Например, планарно-ленточный корпус (TCP – Tape Carrier Package) занимает на две трети меньшее
пространство, чем стандартный SPGA корпус, что делает его незаменимым в мобильных и
промышленных компьютерах.
Появились микропроцессоры, разработанные для применения в определенных приборах. По
назначению различают универсальные и специализированные микропроцессоры, обладающие
существенно отличающимися характеристиками и параметрами.
У н и в е р с а л ь н ы е микропроцессоры предназначены для решения широкого круга весьма
разнообразных задач. При этом их эффективная производительность слабо зависит от проблемной
специфики решаемых задач.
С п е ц и а л и з и р о в а н н ы е микропроцессоры обладают проблемной ориентацией на
ускоренное выполнение определенных функций, позволяющей резко увеличить эффективную
производительность при решении задач определенного класса. Среди специализированных МП можно
выделить математические процессоры, предназначенные для быстрого выполнения арифметических
операций; микроконтроллеры, обеспечивающие сбор данных и управление в реальном масштабе
времени, МП для обработки данных (сигнальные микропроцессоры).
Свойства современных микропроцессорных вычислительных систем зависят от совокупности
взаимосвязанных аппаратных и программных средств, образующих понятие архитектуры, которое
определяет состав, назначение, логическую организацию и порядок взаимодействия всех
функциональных средств. Для удобства выбора структуры вычислительной системы принято
классифицировать их по назначению и особенностям применения (рис.10.1).
Офисные
ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ
Промышленные

МикроЭВМ Микроконтроллеры PIC контроллеры Сигнальные

МП
Персональные
Мультипроцессорные системы
Рабочие станции

Серверы

Рис. 10.1. Классификация микропроцессорных систем.

По условиям эксплуатации выделяют офисные вычислительные средства (предназначены для
работы в непроизводственных условиях) и промышленные системы (предназначены для
непосредственного управления производственными и технологическими процессами), способные
работать в условиях запыленности, больших перепадов температуры, вибрации и воздействия других
факторов. В них обеспечена повышенная механическая прочность и стойкость к неблагоприятным
воздействиям окружающей среды, защита от электромагнитных помех.
 МикроЭВМ (микрокомпьютер) - это конструктивно завершенная микропроцессорная система,
имеющая устройства связи с внешней аппаратурой, панель управления, собственный источник
электропитания и комплект программного обеспечения, предназначенные для весьма широкого класса
задач обработки больших массивов данных. По назначению и условиям эксплуатации в универсальных
микроЭВМ выделяют несколько групп: персональные компьютеры (ПК, Personal Computer) -
однопользовательские микроЭВМ, удовлетворяющие требованиям общедоступности и универсальности
применения; рабочие станции (Work Station) - однопользовательские мощные микроЭВМ,
специализированные для выполнения определенного вида работ (графических, инженерных,
издательских и др.); серверы (Server) - многопользовательские мощные микроЭВМ, выделенные для
обработки запросов от всех станций вычислительной сети.
МикроЭВМ основаны на модульной структуре с организацией обмена данными и передачи
управляющих сигналов по системной шине (магистрали), представляющей собой совокупность
сигнальных линий, функционирующих в соответствии с протоколом. Универсальность ЭВМ получена
за счет сложного системного управления и избыточности ресурсов, которые в ряде приложений
применяют для конкретного использования и получают специализированные системы.
Периферийные программируемые контроллеры (Peripheral Interface Controller - PIC),
разработанные для сопряжения МП с периферийными быстродействующими устройствами (дисплеями,
фотосчитывателями, внешними ЗУ); по мере развития стали широко использоваться для контроля и
управления объектами в режиме реального времени (on line) параллельно с основным вычислительным
устройством.
Микроконтроллеры (МК), предназначенные для сбора информации, контроля и управления
производственными и другими объектами. Микроконтроллеры разработаны с ориентацией на
конкретную область применения в качестве встраиваемых приборов. Это определило их аппаратную
реализацию, отличающуюся функциональной завершенностью, малыми габаритами и
энергопотреблением, значительным числом портов для подключения внешних устройств, а также
наличием специальных устройств: контроллеров обмена данными, генераторов и таймеров, аналого-
цифровых преобразователей (АЦП), блоков автономного электропитания. МК имеют архитектурные
отличительные признаки: упрощенный сравнительно небольшой набор команд, незначительную емкость
ОЗУ и другие.
В распространенных промышленных системах управления (например, автоматизированном
электроприводе) используются функционально и конструктивно завершенные микропроцессорные
системы (“motion control”), имеющие, многоуровневую структуру. Нижний уровень непосредственного
управления электродвигателем построен на базе микроконтроллера, который поддерживает
встроенную или отдельную плату широтно-импульсного модулятора (ШИМ) для управления силовым
блоком, а также АЦП для преобразования сигналов датчиков положения и тока в цифровой код.
Верхний уровень управления представлен мощной микроЭВМ (или рабочей станцией), решающей
задачи траекторного управления электроприводом одновременно по нескольким координатным
составляющим (осям). Область применения систем motion control простирается от управления
многокоординатными станками до применения в самолетах и подводных аппаратах.
Сигнальные микропроцессоры (СМП) предназначены для сложной цифровой обработки
больших информационных потоков сигналов в реальном масштабе времени (система машинного зрения
роботов, обработка метеорологических данных и многие другие задачи), что требует весьма больших
вычислительных мощностей. Специализация СМП заключается в аппаратном выполнении
математических операций, наиболее часто используемых при обработке сигналов (фильтрации,
прогнозировании и т.п.). Основой СМП служит процессор для цифровой обработки сигналов (DSP –
Digital Signal Processing), который добавлением АЦП и ЦАП используют для обработки непрерывных
сигналов (аналоговый сигнальный процессор).
Многопроцессорные вычислительные системы (МПВС) или суперкомпьютеры созданы в
виде параллельных структур с целью сверхскоростной обработки (производительностью свыше 100
миллионов операций с плавающей точкой в секунду) очень больших объемов данных. Например,
многоцелевой суперкомпьютер среднего класса на микросхемах сверхвысокой степени интеграции Intel
Pentium Pro 200 содержит 9200 процессоров Pentium Pro на 200 Мгц, обеспечивающих общую
производительность 1,34·1012 операций с плавающей точкой в секунду, имеет 537 Гбайт памяти и диски
ёмкостью 2,25 Терабайт.
Микропроцессорные системы постоянно и достаточно быстро совершенствуются на
основе новых моделей микропроцессоров и собственной архитектуры. Сложности выбора
структуры вычислительного комплекса для обработки данных в основном связаны с множеством
возможных вариантов при отсутствии четкой классификации устройств и разграничения
областей применимости в зависимости от их свойств.

Архитектура центрального процессора и его основные параметры.

Микропроцессор сочетает в себе обрабатывающие и управляющие устройства, выполненные по

полупроводниковой технологии БИС и обладающие способностью под программным управлением
выполнять обработку информации, включая ввод, вывод и хранение данных, арифметические и
логические операции, преобразование цифровых сигналов.
Создано и выпускается множество модификаций микропроцессоров, отличающихся
совокупностью аппаратных средств и программного обеспечения. При рассмотрении общих принципов
организации и работы микропроцессоров целесообразно не касаться особенностей конкретного изделия,
а использовать понятие гипотетического (иллюстративного) прибора, имеющего минимальный состав
оборудования и простой набор команд.
Структура типичного микропроцессора включает:
1) арифметико-логическое устройство (АЛУ), реализующее операции с двоичными числами;
2) регистры для временного хранения данных, команд и адресов;
3) управляющее устройство (УУ), вырабатывающее команды для синхронной работы отдельных
устройств.
Структура микропроцессора, называемого Центральным Процессорным Элементом (Central
Processor Unit), реализуется на базе узлов и блоков цифровой электроники, таких как дешифраторы,
мультиплексоры, регистры, сумматоры, буферные каскады (рис. 10.2).

Шина данных (Data Bus) Б DB

CPU Pг. Aк. Pг.Б РОН Pг.K

Деш. К

Pг.Пр. АЛУ БУ
С
УУ

Сч. К
Указ.СТ

Шина управления (Control Bus) Б CB

Шина Адреса
(Address Bus)
Б
ГТИ +5В GND
CLK

Рис.10.2. Типовая структура микропроцессора

Конкретный вид операции и возможности программирования определяет входной код.
Например, при использовании пятиразрядного кода M,a,b,c,d можно запрограммировать N=25=32
операции, тип которых задает старший разряд, т.е. при M=0 АЛУ реализует арифметические, а при M
=1 логические операции. Логические операции с многоразрядными числами осуществляются
поразрядно. В режиме выполнения операций суммирования образуется дополнительный вход приема
сигнала переноса, что позволяет наращивать разрядность АЛУ.
АЛУ выполняет достаточно простые операции: сложение (ADD), вычитание (SUB), сдвиг
(SHIFT), сравнение (COMP), логическую функцию И (LAND) и другие. В микропроцессоре с
приведенным составом устройств сложные операции, такие как умножение, деление, вычисление
функций, могут быть реализованы программным способом с использованием ЗУ.
В сверхоперативной регистровой памяти ЦПЭ имеются две группы регистров: общего
назначения (РОН) и специальные. Основная функция РОН состоит в хранении операндов,
обрабатываемых в АЛУ. Информационная емкость РОН определяет вычислительные возможности МП
при выполнении операций с максимальной скоростью обмена. Большинство регистров общего
назначения имеют адреса, указываемые при программировании операций. Отдельный накопительный
регистр (аккумулятор) непосредственно связан с АЛУ и служит для хранения одного операнда. В него
также заносится результат выполненной операции для подготовки выполнения последующих действий.
Специальные регистры, счетчик команд (Сч. К) и указатель стека (Указ. Ст.) предназначены для
обеспечения выполнения команд в заданной программой последовательности. Регистр команды (Pг.K)
содержит текущее командное слово, которое декодируется дешифратором команд (Деш. К). Выходной
сигнал дешифратора поступает в блок управления, осуществляющий порядок выполнения операций, а
также распределение во времени всех команд и потоков данных под воздействием синхронизирующих
сигналов. К АЛУ подключен специальный регистр признаков (Pг.Пр.) или Flags, фиксирующий
особенности результата последней выполненной операции (положительный, отрицательный,
переполнение и т.д.) и, следовательно, характеризующий состояние МП в каждый момент выполнения
программы. Его содержимое используют внутри программы для переходов по заданным признакам и
условиям.
Обмен данными между регистрами АЛУ и передачу управляющих сигналов осуществляют по
быстродействующей, внутренней магистрали, в которой выделяют шины: данных (Data Bus), адресов
(Address Bus) и управления (Control Bus). Аналогичные внешние шины связаны с внутренними через
буферные устройства, согласующие режимы работы и уровни сигналов.
Структура современного высокопроизводительного микропроцессора гораздо сложнее
рассмотренной и, как правило, строится с использованием «суперскалярной» архитектуры, которая
содержит более одного вычислительного блока. Микропроцессорный чип включает
высокопроизводительный блок вычислений с плавающей запятой, аппаратную поддержку
многопроцессорного режима работы, сверхоперативные ЗУ (КЕШ – память), программируемые
таймеры, устройства управления производительностью, средства обнаружения ошибок и
функциональной избыточности, систему интеллектуального управления потреблением электроэнергии
и другие устройства.
Микропроцессор любой сложности представляет собой программно - управляемую
интегральную микросхему для обработки цифровых данных. Организация управления выполнением
функций осуществляется с помощью последовательности команд (программы). Для обработки данных
микропроцессорная система наряду с МП содержит запоминающие устройствами для хранения данных
и команд, а также блоки ввода и вывода информации от внешних устройств.
Вычислительные мощности и производительность системы на базе МП во многом зависит от
объёма памяти, количества адресуемых устройств, подключаемых к внешним выводам МП, и скорости
обмена данными между МП и внешними устройствами. На оба параметра влияет структура и свойства
МП, а также организация внешнего интерфейса.
Проблема обеспечения взаимодействия МП с большим количеством внешних устройств при
наличии ограничений на число выводов корпуса является одной из основных трудностей при
проектировании любых систем на основе МП. В качестве простого примера проанализируем
распределение ресурса внешних связей восьмиразрядного микропроцессора в DIP корпусе (dial – in –
line package) с 40 выводами.
Данные и команды передаются по шине данных (D0…D7). Адресная шина содержит 16 линий
(выводов), обеспечивающих выбор 216=65536 внешних устройств (ячеек ЗУ, портов ввода - вывода).
Примерно шесть выводов отведено для подключения линий электропитания, выхода
синхронизирующих импульсов (С1, С2), начальной установки и сброса (Reset). В результате для целей
управления (запись/чтение, запрос прерывания, состояние МП и т.д.) можно использовать примерно
десять выводов.
 Ограниченность линий внешнего интерфейса МП оказывает влияние на параметры
микропроцессорных систем. Например, при необходимости передачи 16 - разрядного слова по 8 -
разрядной шине данных требуется организовать два цикла, что приводит к аппаратным затратам
(наличие мультиплексора и устройства управления им) и снижению производительности (увеличение
времени передачи).
Постоянно растущие требования к повышению разрядности, росту количества подключаемых
устройств и повышению быстродействия микропроцессоров привели к увеличению числа внешних
выводов изменению конструкций их корпусов. Например, широко используемый корпус типа PGA (Pin
Grid Array) с матричным расположением выводов выпускают с 296 контактами и более.
Микропроцессор одновременно следует рассматривать как полупроводниковую микросхему и
вычислительное устройство, что нашло отражение в характеристиках и системе параметров. Для
удобства пользователя большое число паспортных параметров, характеризующих структуру
микропроцессора, конструктивное исполнение и основные свойства делят на группы.
К параметрам МП как вычислительного устройства относят:
 разрядность, т.е. длина обрабатываемого информационного слова;
 емкость адресуемой памяти;
 быстродействие, характеризуемое временем выполнения простых команд (набора типовых команд,
микрокоманд) или тактовой частотой;
 архитектуру, т.е. состав входных устройств, принципы адресации, число команд;
 способ управления;
 тип и числом шин;
 наличие и вид программного обеспечения;
 тип и размер корпуса, число и назначение выводов.
Как БИС микропроцессоры характеризуют:
 степень интеграции (число транзисторов на чипе, разрешающая способность);
 технология, дающая представление о среднем быстродействии, потреблении и других параметрах
(уровни единичных и нулевых значений напряжений и токов, нагрузочная способность и т.п.)
Имеется также большая группа эксплуатационных параметров:
 питающее напряжение (номиналы, допуски);
 потребляемая мощность (или ток);
 условия эксплуатации (интервал рабочих температур, вибраций, влажности и т.п.);
 надежность (время безотказной работы);
 стоимость.
Полная техническая документация содержит также схемы различных систем, использующих
МП, состав команд, временные диаграммы работы.

Микропроцессорные системы

Микропроцессорной системой (МПС) называют предназначенную для реализации заданных

алгоритмов обработки информации вычислительную структуру, состоящую из совокупности
микропроцессоров, сопрягающих функциональных устройств и связей между ними. При работе МПС
взаимодействует с внешними источниками и приемниками информационных сигналов (объектами
управления, датчиками сигналов, средствами отображения и регистрации информации). Основным
обрабатывающим блоком системы является микропроцессор (или совокупность микропроцессоров), а
состав и свойства средств аппаратной поддержки определяются ее назначением и функциональными
возможностями.
Система строится как агрегат, состоящий из набора функциональных блоков (модулей),
связанных посредством магистрали, т.е. совокупности линий связи (проводников), по которым
производится обмен данными. Магистрально-модульная организация МПС обеспечивает гибкость
системы, возможность её модификации и наращивания, т. е создания широкой номенклатуры
обрабатывающих устройств от универсальных микроЭВМ, предназначенных для производства весьма
широкого круга вычислительных работ с высокой производительностью, до управляющих
микроконтроллеров, которые встраиваются в устройства контроля и автоматики.
 Магистральный метод обмена данными позволяет существенно уменьшить число линий связи
по сравнению с произвольной структурой соединения модулей вида «каждый с каждым», но приводит к
параллельному соединению входов и выходов функциональных блоков, присоединенных к одним и тем
же линиям связи. Совместная работа множества разнохарактерных модулей обеспечивается
совокупностью аппаратных средств и программного обеспечения взаимодействия, называемых
интерфейсом системы. Производительность вычислительных и управляющих систем во многом зависит
от организации интерфейса, осуществляющего функции согласования информационных и
управляющих сигналов по формату и их распределение во времени, синхронизации обмена
информацией, дешифрацию кодов команд и адресов.
Интерфейсные устройства (трехрежимные буферные формирователи, регистры, порты и
контроллеры обмена) представляют собой сложные устройства с программируемыми свойствами,
решающие задачи совместного функционирования весьма различающихся по быстродействию модулей
(микропроцессоров, ЗУ и внешних устройств). Выбор структуры, принципов обработки данных и
конфигурации системы основывается на разрешении компромисса между требуемой
производительностью и сложностью построения и управления интерфейсом.
Типовая минимальная структура МПС содержит центральный процессорный элемент (ЦПЭ),
память (ПЗУ и ОЗУ), внешние устройства с устройствами ввода и вывода (УВВ). Принятая
конфигурация системы реализует объединенный интерфейс для ЗУ и УВВ, подключенных к общей
системной магистрали (рис.10.3). В соответствии с приведенной структурой функционирование
системы заключается в выполнении процессором арифметических и логических действий над
операндами, передаваемыми из ЗУ или УВВ, а также организации процесса обмена данными с
помощью управляющих сигналов.

ЦПЭ Б ШУ
У Системная магистраль
Ф ШД
Е
ША
Р

ОЗУ ПЗУ УВВ1 УВВ2 УВВ3

ПАМЯТЬ ВНЕШНИЕ ОБЪЕКТЫ

Рис.10.3. Основные модули микропроцессорной системы

Команды и данные передаются между модулями по системной магистрали, которая имеет
сравнительно небольшое число линий связи, объединенных в шины: данных (ШД), адреса (ША),
управления (ШУ). Ограниченность количества проводников в магистрали обусловлена конечным
числом выводов корпуса микропроцессора (ЦПЭ).
«Узкий» интерфейс МП и необходимость обеспечения для каждого модуля возможности
передачи и приема данных приводит к организации двунаправленной шины данных, которая
сопровождается усложнением схем управления обменом и снижением быстродействия.
При обмене данными, как правило, используют их представление двоичным кодом, причем
каждому разряду слова (числа) отведена индивидуальная линия связи. Для передачи многоразрядных
чисел по шине небольшой разрядности применяют последовательную передачу по частям (например, по
одному байту), что также ведет к усложнению аппаратуры (введению дополнительных
мультиплексоров, регистров хранения и управляющей логики) и уменьшению быстродействия.
Для согласования темпа работы модулей, обеспечения режимов последовательной передачи и
приема данных по частям, объединения (мультиплексирования) шин и других режимов
функционирования магистраль системы подключена к внутренней магистрали МП через программно
управляемое буферное устройство обмена.
Физический обмен данными в форме двоичных кодов слов между различными модулями по
магистрали осуществляется последовательно во времени при выборе (селекции) устройства в
соответствии с его однозначным идентификатором, т.е. кодом адреса объекта. Одновременно в обмене
данными (передаче или приеме) участвуют только два устройства: активное (ведущее или инициатор
обмена) и пассивное (ведомое или ответчик). При этом возможны различные режимы организации
взаимодействия:
1) программный обмен по инициативе ЦПЭ с устройствами постоянно готовым к обмену (ПЗУ) или
ожидающими обмена (ВУ);
2) по инициативе ВУ с прерыванием работы ЦПЭ и запоминанием его состояния ЦПЭ на момент
прерывания;
3) прямой доступ ВУ к ЗУ без участия ЦПЭ.
Адреса выбираемых для обмена объектов входят в состав кода команды и передаются по шине
адреса. Упорядоченное множество N a  2 n кодов адресов, однозначно связанное c числом линий n
адресной шины, называют адресным пространством МПС. С точки зрения адресации порты УВВ можно
рассматривать как ячейки ЗУ, и адресное пространство интерпретировать как максимально возможное
количество программно доступных элементов. Распределение адресного пространства производится
при проектировании системы и в дальнейшем принадлежность модуля к определенному классу (ОЗУ,
ПЗУ, УВВ) может идентифицировать только микропроцессор.
Ограниченность пропускной способности интерфейса (небольшого числа линий магистрали)
приводит к достаточно малому количеству источников и приемников информации (ВУ),
взаимодействующих с МПС. На практике применяют организационные и аппаратные способы и
средства повышения эффективности системы адресации, базирующиеся на свойствах адресуемых
объектов. Для увеличения числа подключаемых «медленных» УВВ используют разновидности
магистральной организации с подключением нескольких портов УВВ к одному контроллеру. В ряде
случаев прибегают к разделению системы обращений к ЗУ и УВВ с добавлением сигнала
идентификации по шине управления. Для построения рациональной системы адресации ячеек ЗУ
широко используют методы последовательной передачи адреса по частям (например, при страничной
организации ОЗУ), а также различные принципы передачи кода адреса: а) прямой; б) регистровый; в)
страничный; г) индексный.
Взаимодействие микропроцессора с одним из адресуемых модулей памяти и внешних устройств
осуществляется через интерфейс в режиме программного обмена данными или обслуживания системы
прерывания основной программы. В зависимости от типа операции (передача или прием данных,
обращение к УВВ по его инициативе, прямое взаимодействие УВВ и ЗУ) интерфейс МПС,
представляющий собой совокупность аппаратных средств (линий связи, соединителей, электронных
схем сопряжения), алгоритмов управления, программ и протоколов, осуществляет дешифрацию адреса
объекта, выработку сигналов запроса и прием подтверждения исполнения, преобразование формата
данных, синхронизацию обмена, распределение сигналов по линиям, их электрическое согласование и
другие действия. Реализация указанных операций в основном осуществляется с помощью
разнообразных интерфейсных схем от простых трехстабильных буферных регистров до
программируемых контроллеров. Применение дополнительных устройств сопряжения обусловлено
сложностью выполняемых функций при ограничениях на число контактов МП и, соответственно,
используемых линий связи.
Тип используемых аппаратных средств интерфейса и их программного обеспечения зависит от
вида взаимодействующих устройств и режимов обмена информацией. Применение универсальных
стандартных устройств с широким диапазоном программно управляемых функций целесообразно для
систем с относительно невысокой производительностью, а для связи с быстродействующими модулями
оправдано использование индивидуальных устройств с жесткой логикой управления.
Широко распространенная специальная несложная схема сопряжения, называемая портом, в
минимальной конфигурации содержит устройства приема-передачи цифровых данных: многоканальные
шинные усилители (У), дешифраторы (ДШ) и буферные регистры (Рг), которые с помощью
унифицированного разъема осуществляют подключение внешних устройств (рис.10.4,а).
X
Шины {
Порт1 Порт2 А В
ДШ1 У1 И

а) ВУ1 ВУ2 б) Y
А
Рис. 10.4. Структура порта (а) и схема канала буферного усилителя (б)
 Функционирование порта состоит в приеме дешифратором кода, установленного на адресной
шине и в зависимости от результата выдаче сигналов управления на шинный усилитель, режим работы
которого зависит от сигналов на управляющих входах X и Y его каскадов (рис.10.4,б). При сочетании X
= 1 и Y = 1 происходит передача данных с входа А на выход В, а при X = 0 и Y = 0 – в противоположном
направлении. Если установлены управляющие сигналы X = 0 и Y = 1, то вход и выход разомкнуты.
Уровень выходной мощности шинного усилителя обеспечивает передачу данных внешним
устройствам.
Приведенная простейшая схема порта может быть использована только для параллельной
передачи данных внешнему устройству, работающему в одном темпе с магистралью. Во всех других
режимах порт должен обладать памятью, обеспечивающей согласования скорости передачи и приема
данных. Для связи с пространственно удаленными объектами, подключаемыми с помощью
двухпроводных линий связи применяются последовательные порты, в составе которых имеются
преобразователи параллельного кода в последовательный и наоборот.
В общем случае при обмене информацией ЦПЭ с ВУ выполняются операции по определению
состояний процессора и внешнего устройства, запрос и получение разрешения на передачу контроля
правильности кода адреса и другие. Для реализации сложных алгоритмов взаимодействия применяют
универсальные микропроцессорные схемы, называемые программируемыми периферийными
контроллерами (Peripheral Interface Controller) или специализированные устройства, построенных на
базе ПЛИС.
Обработка информации в МПС состоит в выполнении микропроцессором вычислительных
операций при интенсивном обмене данными через интерфейс между модулями под воздействием
сигналов управления в соответствии с программой. В процессе работы ЦПЭ принимает команды из ЗУ,
расшифровывает их, производит предписанные математические операции, выполняет операции ввода
новых данных от внешних устройств и выводит информацию в другие устройства.
Работа узлов системы осуществляется в определенной последовательности. Начало выполнения
программы связано с обращением к ПЗУ. Первое считанное слово всегда является кодом команды; оно
настраивает МП на выполнение определенной операции над данными и указывает, откуда эти данные
должны быть получены. Если данные хранятся в ПЗУ, ОЗУ или регистрах МП, то следующими
операциями МП считывает их, производит над ними необходимые действия и определяет место
хранения результата. Если команда предписывает использование данных одного из ВУ, то
соответствующий контроллер обмена УВВ получает информацию о режиме работы (прием или
передача) и задает начало обмена, устанавливая контакт с магистралью данных.
Координацию работы всех устройств в МПС осуществляет система управления, объединяющая
множество устройств и линий связи для выработки последовательности сигналов управления и
контроля. Для анализа процессов управления (выполнения программы) в МПС выделяют операционный
(ОБ) и управляющий (УБ) блоки, объединенные прямыми и обратными связями для передачи сигналов
(рис.10.5).
Осведомление Вх. данные

Программные Управление
установки УБ ОБ
ГТИ
Вых. данные

Рис. 10.5. Блок-схема управления

Операционный блок включает модули, осуществляющие обработку данных и устройства,
информирующие о состоянии указанных модулей. Примером простейшего ОБ может служить АЛУ с
регистрами памяти для операндов и регистром состояния (flags), характеризующим результаты
выполняемых АЛУ действий. Процесс функционирования ОБ состоит из последовательности
элементарных действий (операций), производимых под воздействием управляющих сигналов по
заданной программе с учетом осведомительных сигналов, описывающих состояние узлов блока на
каждом интервале управления.
Задатчиком временных интервалов служит генератор тактовых импульсов (ГТИ),
вырабатывающий двухфазную последовательность импульсов с высокой стабильностью частоты.
Генератор (ГТИ) начинает вырабатывать импульсы практически сразу после включения
электропитания. Запуск МП осуществляется по задержанному на время установления номинального
значения напряжения питания сигналу.
Дальнейший процесс функционирования операционного блока состоит из последовательности
элементарных действий, которые производятся отдельными устройствами под управлением сигналов,
вырабатываемых блоком управления. Например, для осуществления операции сложения двух
операндов простейшее операционное устройство (АЛУ с обслуживающими регистрами) должно
произвести: формирование адреса очередной команды, вызов команды из ОЗУ, пересылку команды в
регистр команд, дешифрацию кода операции, пересылку в ОЗУ адреса операнда; выборку операнда и
засылка в регистры хранения АЛУ, выполнение суммирования, пересылку результата в ОЗУ.
Отдельные акты обработки данных, называемые микрооперациями, осуществляются в темпе,
который задается с помощью синхроимпульсов, производимых ГТИ. Совокупность микроопераций,
производимых устройствами за один такт синхронизации, называют микрокомандой (МК). Анализ
управления сложной микропроцессорной системой на уровне микрокоманд представляет весьма
трудоемкую задачу.
Типовые операции, такие как обмен данными между модулями, выполнение арифметических и
логических действий, пуск, останов и другие, представляют собой совокупности микроопераций,
производимых в классическом варианте МПС последовательно за время ТК. В команде можно выделить
фазу выборки, которая практически одинакова для всех команд и индивидуальную для каждой
команды часть исполнения (рис.10.6).

Выборка Исполнение
TК t

t0 МК1 t1 МК2 t2 МК3 t3 МК4 t4 МК5 t5 МК6 t6 МК7 t7

Рис.10.6. Последовательность выполнения команды

При выборке по сигналу, определяющему начало стадии выполнения данной команды, код,
который содержится в счетчике команд, пересылается в буферный регистр адреса и по адресной шине
поступает в ЗУ. Дешифрация кода приводит к выработке сигнала разрешения обращения к выбранной
ячейке памяти, содержащей код операции (КОП). С приходом сигнала чтения (R/W = 1) выбранный
КОП передается в соответствующий регистр ЦПЭ. При исполнении команды блок управления
генерирует последовательность импульсов, требуемую для выполнения команды заданной кодом
операции. Одновременно увеличивается на единицу содержимое кода команд, формируя код адреса
следующей команды.
Устройства блока управления, вырабатывающие управляющие импульсы на основе кода
команды и характеризующих состояние системы сигналов, реализуются с помощью схемной или
программной логики. В цикле сложной команды обычно имеется ряд аналогичных процедур, для
выполнения которых можно использовать одинаковые схемные узлы. Представление цикла команды
некоторым числом внутренних машинных циклов, реализующих более простые повторяющиеся
процедуры, позволяет упростить схему управляющего блока за счет применения типовых узлов, что в
конечном счете ведет к унификации аппаратных средств управления. Кроме того, типовые устройства
можно использовать для одновременного (параллельного) выполнения идентичных операций с целью
уменьшения времени командного цикла.
Последовательность работы управляющего автомата принято отображать в виде временных
диаграмм, на которых приведены формы импульсов в различных точках устройства. Например, при
выполнении простой операции ввода данных из внешнего устройства можно выделить машинные
циклы М1, М2 и М3 (рис.10.7).
 C1
t
C2 Т1 Т2 Т3 Т4 Т5 Т6 Т7 Т8 Т9 Т10 Т11
t
Clk
t
uA
t
uД
t
М1 М2 М3

Рис.10.7. Машинные циклы команды

С использованием тактирующих сигналов С1 и С2 формируется селектирующий сигнал Clk,
определяющий временные соотношения напряжений в узлах устройства. В соответствии с
установленными на шинах адреса и данных напряжениями (uА, uД) код операции считывается в течение
цикла М1, адрес порта определяется в цикле М2, для считывания данных из порта и пересылки в ЦПЭ
служит цикл М3.
Для создания требуемой последовательности управляющих импульсов возможно применение
двух способов:
1) реализация требуемой функции на основе схемы определенным образом соединенных между собой
логических и запоминающих элементов;
2) использование универсального устройства с микропрограммным управлением его работой.
В первом варианте каждой команде соответствует своя схема, т.е. реализуется аппаратное
управление по принципу "жесткой логики", которая характеризуется неизменным составом команд и
отличается высоким быстродействием. Другой вариант организации управления основан на
использовании единой аппаратной базы для всей совокупности команд, реализованной в виде блока
микропрограммного управления. При программном способе управления коды всех микрокоманд
хранятся в ПЗУ МК. В соответствии с кодом поступившей команды, занесенной в регистр команд,
схема формирования адреса выдает адрес первой из последовательности микрокоманд,
обеспечивающей реализацию поступившей команды (рис.10.8).

Команда Регистр команд

Такт
Схема формирования адреса
Результат
Регистр адреса МК ЗУ управления адресами

ПЗУ МК Микрокоманды

Рис. 10.8. Структура блока микропрограммного управления.

Выбранная из ПЗУ микрокоманда записывается в регистр микрокоманд и затем поступает на
соответствующие операционные узлы и блоки. Одновременно ЗУ управления адресом под действием
внешнего тактирующего сигнала с учетом результатов выполнения предшествующей микрокоманды
вырабатывает комбинацию управляющих сигналов для схемы формирования адреса следующей
микрокоманды. Блок управления обычно стоят на элементной базе программируемой логики. Если
ПЗУ МК доступно программисту, то можно изменять набор команд МПС, что является несомненным
достоинством структуры «гибкого» управления выполнением команд.
Приведенные принципы функционирования и управления микропроцессорной системой
позволяют подойти к описанию программной модели, на основании которой удобно рассматривать
процедуры взаимодействия процессора с другими устройствами при выполнении последовательности
команд (программы). Микрокомандная организация выполнения команд дает возможность
пользователю ограничиться детализацией процесса управления на командном уровне, не вникая в
сущность их микропрограммной реализации. Программная модель обычно содержит упрощенную
структуру, включающую только программно доступные узлы (адресной пространство, распределение
памяти, порты) и связи между ними.
Аппаратная реализация алгоритмов функционирования микропроцессорной системы
осуществляется с помощью программы, т.е. упорядоченной последовательности занесенных в ПЗУ
команд (машинных кодов). При использовании машинного языка все элементы программы (коды
операций, адреса ячеек, операнды) предствляют в форме многоразрядных двоичных чисел. Запись
команд становится несколько компактнее при записи кодов в шестнадцатеричном коде.
Программирование на машинном языке представляет собой весьма трудоемкую и сложную процедуру,
но позволяет оптимальным образом использовать все ресурсы системы.
Для упрощения написания, повышения наглядности и отладки программ используют
программирование на языке а с с е м б л е р а, в котором двоичные коды операций, адресов и данные
представляют с помощью символических буквенных обозначений (мнемокода). Преобразование
мнемокода в соответствующий двоичный эквивалент осуществляется специальной программой –
транслятором ассемблера. Язык ассемблера как и машинный язык являются машинно-
ориентированными и составленные на ни программы имеют области применимости, ограниченные
определенными классами микропроцессоров.
Для упрощения программирования и унификации разработанных программ применяют
алгоритмические языки высокого уровня, не зависимые от типа используемого микропроцессора. С
помощью языков высокого уровня можно создать достаточно компактную программу и автоматически
транслировать ее в последовательность машинных команд конкретной системы с помощью
специальных программ (компиляторов и интерпретаторов). Однако, объектные программы, полученные
в результате трансляции с языка высокого уровня, требуют большого объема памяти.

13.2. Понятие интерфейса.

УСТРОЙСТВА ВВОДА-ВЫВОДА

Данные устройства построены на специальных микросхемах и предназначены для подключения

к ЦП внешних устройств (ВУ). К ВУ в частности относятся дисплей, клавиатура, накопители на гибких
и жестких магнитных дисках, платы адаптеров, громкоговоритель звуковой сигнализации и т.д.
Некоторые из устройств ввода-вывода позволяют расширять функциональные возможности МПС,
обеспечивая информационное взаимодействие ЦП с другим оборудованием.

УСТРОЙСТВО ЗВУКОВОЙ СИГНАЛИЗАЦИИ

Кратковременный звуковой сигнал обычно выдается сразу после включения электропитания МПС,
что означает начало функционирования, или формируется в процессе ее работы в необходимых
случаях. Схема программируемого устройства звуковой сигнализации (УЗС), адресуемого кодом на
линиях А0 — А7 и предназначенного для генерации звука определенной тональности, приведена на
рис. 2.20, где обозначено:
 DD1 — дешифратор кода адреса на линиях А0—А2 .
 DD2 — D-триггер
 DD3 — логический элемент 2ИЛИ-НЕ, вырабатывающий сигнал записи WR;
 схема на элементах DD4, DD5, DD6, разрешающая работу DD1 сигналом OE L-уровня.
Микросхема триггера вырабатывает электрические импульсы необходимой длительности и частоты,
которые затем усиливаются транзистором по току для их преобразования в звук громкоговорителем.
Генерация импульсов на выходе Q осуществляется путем поочередной записи в триггер со звуковой
частотой логических единиц и нулей, выдаваемых ЦП на линию D0 в соответствии с программой.
Временная диаграмма, отображающая процесс формирования триггером импульса Н-уровня
приведена на рис. 2.21. Согласно диаграмме, в момент времени t0 ЦП выдает на ША адресный код УЗС
— в данном случае 00h. В соответствии с этим кодом ДА устанавливает сигнал CS 0 L-уровня, после
чего на линию D0 помещается логическая 1. Далее, в момент времени t1 ЦП вырабатывает
низкоуровневый сигнал записи I / OW , поступающий после CS 0 на вход DD3. В результате операции
ИЛИ-НЕ между I / OW и CS 0 ( CS 0  I / OW ) микросхема DD3 на отрезке времени [t1, t2] выдаст
импульс WR Н-уровня, передний фронт которого осуществит защелкивание в триггере DD2 логической
1, ранее

Рис. 2.20

Рис. 2.21
установленной на линии D0. В этом случае в момент t1 выход триггера Q переключится из 0 в 1.
Обратное переключение выхода произойдет в момент t3 при записи 0 — таким образом будет
сформирован импульс длительностью [t1, t3].
Для того, чтобы D-триггер вырабатывал импульсы со звуковой частотой, существенно меньшей
той, с которой работает микропроцессор, необходима пауза между моментами времени защелкивания
единиц и нулей. Длительность паузы задается программно, путем циклического выполнения
микропроцессором одной или нескольких команд.
Приведенная ниже программа реализует запись в триггер 65535 импульсов с частотой,
определяемой временем выполнения подпрограммы временной задержки DELAY.

Программа 2.2
МЕТКА МНЕМОКОД КОММЕНТАРИЙ
LXI SP 0900 Начало программы
Запись в регистр SP адреса вершины
стека.
LXI B, FFFF Запись в регистровую пару ВС числа
повторений цикла START (65535
повторений).
START: XRA А Начало цикла START.
Поразрядное логическое исключающее
ИЛИ аккумулятора с самим собой, в
результате чего его разряды
устанавливаются в 0 (очистка).
OUT 00 Вывод содержимого аккумулятора
(нули) в УВВ (D-триггер) с адресом 00h.
CALL DELAY Вызов подпрограммы, формирования
временной паузы.
CMA Инвертирование содержимого
аккумулятора, в результате чего все его
разряды установятся в 1. После этой
операции аккумулятор будет содержать
код FFh.
OUT 00 Вывод содержимого аккумулятора (FFh)
в УВВ.
CALL DELAY Вызов подпрограммы, формирования
временной паузы.
DCX B Уменьшение содержимого регистровой
пары ВС на 1.
JNZ START Если результат не равен 0, то переход к
метке START.
Конец цикла START.
HLT Конец программы.
RST7

Подпрограмма 2.2
МЕТКА МНЕМОКОД КОММЕНТАРИЙ
DELAY: LXI D, FFFF Начало подпрограммы DELAY.
Запись в регистровую пару DE числа
повторений цикла CYCLE.
CYCLE: DCX D Начало цикла CYCLE.
Уменьшение регистровой пары DE на 1.
JNZ CYCLE Если результат не равен 0, то переход на
метку CYCLE.
Конец цикла CYCLE.
RET Возврат в основную программу.
Конец подпрограммы DELAY.
 Выполнение основной программы начинается с записи в регистр SP адреса вершины стека, в
котором всякий раз будет сохраняться содержимое IP при вызове подпрограммы командами CALL
DELAY. При завершении этой подпрограммы командой RET сохраненное в стеке значение IP будет
восстановлено. Необходимость сохранения и восстановления IP была рассмотрена в п. 2.2.4.
Программа содержит цикл, начинающийся с метки START. Внутри цикла кроме остальных
находятся две команды OUT 00, осуществляющие запись в триггер логических единиц и нулей. Первая
команда OUT 00 выводит на ШД код 00h, а вторая — FFh. Если на ШД установлено значение 00h, то
разряд D0 равен 0, если же FFh — то 1. Перед началом цикла в регистр В записывается код FFFFh.
Счетчиком цикла является команда DCX B, уменьшающая регистр В на 1 до тех пор, пока не
произойдет обнуления всех его разрядов, завершающего цикл. Таким образом, в результате
циклического выполнения команд OUT 00 на линию D0 будет выдано 65535 единиц и нулей, частота
формирования которых определит длительность звучания.

ПРОГРАММИРУЕМЫЙ ПАРАЛЛЕЛЬНЫЙ ИНТЕРФЕЙС

Программируемый параллельный интерфейс (ППИ) предназначен для организации ввода/вывода

цифровой информации в параллельном коде. В частности ИМС ППИ применяется в интерфейсах,
предназначенных для сопряжения внешних устройств с шиной Industry Standard Architecture (ISA),
названной шиной расширения (Expanded Bus). ISA представляет собой щелевой разъем,
установленный на печатной плате, где расположены ЦП, ЗУ и некоторые ИМС УВВ. К контактам
разъема подключены линии ША, ШД и ШУ, цепи электропитания и т.д. Пример схемы,
обеспечивающей на основе ППИ сопряжение внешнего устройства с шиной ISA, приведен на рис. 2.22,
где обозначено:
 DD1, DD3 — ИМС дешифратора адреса;
 DD2 — микросхема ППИ;
 ХS — щелевой разъем шины ISA (розетка);
 внешнее устройство, состоящее из аналого-цифровых и цифро-аналоговых преобразователей
(АЦП и ЦАП ).
ИМС ППИ содержит:
 буфер данных, связывающий ППИ с шиной данных;
 блок управления чтением/записью;
 три 8-разрядных канала ввода/вывода А,В,С;
 регистр управляющего слова.
Назначение выводов ИМС ППИ приведено в таблице 2.3.
Таблица 2.3
Вывод ИМС Назначение
D0 — D7 Линии ШД
А0, А1 Входы для адресации внутренних регистров ППИ
RESET Сброс; Н-уровень сигнала обнуляет регистр
управляющего слова и устанавливает все каналы в режим
ввода
RD Чтение; L-уровень сигнала разрешает чтение данных из
регистра, адресуемого по входам А0, А1, на ШД
WR Запись; L-уровень сигнала разрешает запись информации
с ШД в регистр, адресуемый кодом на линиях А0, А1
А, В, С Приемо-передающие каналы
CS Выборка ИМС

Режимы работы ППИ, определяемые сигналами управления приведены в таблице 2.4.

 Таблица 2.4  — безразличное
Режим Сигналы управления значение.
CS RD WR A1 A0 Согласно данной
Запись управляющего таблице регистр
слова из МП 0 1 0 1 1 управляющего
Запись в канал А 0 1 0 0 0 слова имеет адрес
Запись в канал В 0 1 0 0 1 11 (десятичное 3), а
Запись в канал С 0 1 0 1 0 каналы А, В и С —
адреса 0, 1 и 2
Чтение из канала А 0 0 1 0 0 соответственно.
Чтение из канала В 0 0 1 0 1
Чтение из канала С 0 0 1 1 0 Режимы
работы каналов
Отключение от 1    
А,В,С
линий DO — D7
программируются
с помощью
управляющего
слова,
формируемого ЦП
на ШД. Это слово может задать один из трех режимов:
 основной режим ввода/вывода (режим 0);
 стробируемый режим ввода/вывода (режим 1);
 режим двунаправленной передачи информации (режим 2).
Канал А может работать в любом из трех режимов, канал В — в режимах 0 и 1. Канал С для передачи

Рис. 2.22

данных может находиться только в режиме 0. В остальных режимах он служит для передачи
управляющих сигналов, сопровождающих процесс обмена информации по каналам А и В. Рассмотрим
режимы работы каналов.
Режим 0. В этом режиме ППИ рассматривается как цифровое устройство, состоящее из портов
ввода/вывода, настраиваемых управляющим словом на ввод или вывод.
Режим 1. Передача данных производится по каналам А и В, а линии канала С управляют
передачей.
 Режим 2. Этот режим обеспечивает двунаправленную передачу по каналу А к внешнему
устройству и обратно. Процесс обмена сопровождается управляющим сигналом по каналу С.
Чтение данных из ППИ осуществляется командой IN <номер порта>, а запись — OUT <номер
порта> Определим номера портов для этих команд согласно схеме подключения ППИ, приведенной на
рис. 2.22. Очевидно, что для взаимодействия ЦП с ППИ необходимо, чтобы сигнал CS ,
вырабатываемый дешифратором адреса, был активен — сигнал на линии Y1 должен иметь значение
A 4 A3 A 2
«0». В этом случае на входах дешифратора должен быть установлен двоичный код 0 0 1 . Тогда (см.
A 4 A3 A 2 A1 A 0
таблицу 2.4) адрес регистра управляющего слова будет соответствовать числу 0 0 1 1 1 (07h), канала
A 4 A3 A 2 A1 A 0 A 4 A3 A 2 A1 A 0 A 4 A3 A 2 A1 A 0
А — 0 0 1 0 0 (04h), канала В — 0 0 1 0 1 (05h), канала С — 0 0 1 1 0 (06h).

УНИВЕРСАЛЬНЫЙ СИНХРОННО-АСИНХРОННЫЙ ПРИЕМОПЕРЕДАТЧИК

Информационный обмен в МПС в последовательном коде осуществляется на основе ИМС

универсального синхронно-асинхронного приемопередатчика (УСАПП). Данная ИМС позволяет вести
дуплексный обмен данными с синхронным и асинхронным протоколами обмена. Формат передаваемых
данных, скорость и режим работы программируются путем записи управляющих слов в УСАПП также,
как и в ППИ (см. п. 2.5.2). Схема подключения УСАПП к шинам МПС приведена на рис. 2.23.
Практическое применение ИМС УСАПП невозможно без схем интерфейсов передатчика и приемника, а
также схемы управления.
ИМС УСАПП содержит:
 буфер передатчика, предназначенный для преобразования данных от микропроцессора в
последовательный код и выдачи этого кода на выход ТхD;
 буфер приемника, выполняющий прием данных в последовательном коде со входа RxD, их
преобразование в параллельный код и передачу параллельного кода в микропроцессор;
 буфер данных, представляющий собой тристабильный регистр с двунаправленной ШД,
предназначенный для обмена данными и управляющими словами между УСАПП и
микропроцессором;
 блок управления модемом, обрабатывающий управляющие сигналы для ВУ.
Назначение выводов ИМС УСАПП приведено в таблице 2.5.
Таблица 2.5
Вывод ИМС Назначение
D0 — D7 Канал данных
RESET Сброс внутренних регистров УСАПП в «0»
CLC Вход импульсов синхронизации, поступающих от ГТИ
микропроцессора (см. рис. 2.1)
C D Управление/данные — напряжение L-уровня указывает на
запись или чтение данных из ИМС, а напряжение Н-уровня
— на запись или чтение управляющего слова
RD Разрешение вывода данных или управляющего слова из
УСАПП на ШД (чтение)
WR Разрешение ввода информации с ШД в УСАПП (запись)
CS Подключение УСАПП к ШД D0 — D7
DSR Готовность передачи данных УСАПП
DTR Запрос передачи данных УСАПП
CTS Готовность приема данных УСАПП
RTS Запрос приема данных УСАПП
SYND Вид синхронизации: для синхронного режима выходное
напряжение Н-уровня — признак внутренней
синхронизации; для синхронного режима с внешней
синхронизацией сигнал является входным, в асинхронном
режиме сигнал является выходным
RxC Синхронизация приемника
 RxRDY Готовность приемника
RxD Вход приемника
TxC Синхронизация передатчика
TxE Конец передачи — напряжение Н-уровня признак окончания
посылки данных
ТхRDY Готовность передатчика
TxD Выход передатчика

Рис. 2.23

УСАПП широко применяются при построении последовательных коммуникационных портов (в

частности СОМ-портов), а также для сопряжения МПС с телефонными линиями или телеграфными
каналами.

ПРОГРАММИРУЕМЫЙ ИНТЕРВАЛЬНЫЙ ТАЙМЕР

Программируемый интервальный таймер (ПИТ) — ИМС, предназначенная для организации

ввода/вывода числоимпульсной информации и формирования временных интервалов между
импульсами.
Пример схемы подключения ИМС ПИТ к шинам МПС приведен на рис.2.24.
ИМС таймера содержит:
 три независимых канала OUT0, OUТ1 и OUТ2, каждый из которых представляет собой 16-
разрядный вычитающий счётчик;
 буфер данных, предназначенный для обмена данными и управляющими словами между ЦП и
ПИТ по ШД.
 схему управления чтения/записью, обеспечивающую операции ввода/вывода информации
ПИТ.
 регистр управляющего слова.
 Рис. 2.24
Назначение выводов ИМС ПИТ приведено в таблице 2.6.
Таблица 2.6
Вывод ИМС Назначение
D0 — D7 Канал данных
RD , WR Сигналы чтения и записи
А0, А1 Входы адресации портов ПИТ и регистра
управляющего слова
CLC0 — CLC2 Входы синхронизации счетчиков
GATE0 — GATE2 Входы управления счетчиков
OUT0 — OUT2 Выходы счетчиков
CS Выборка ИМС
Вывод ИМС Назначение
D0 — D7 Канал данных
RD , WR Сигналы чтения и записи
А0, А1 Входы адресации портов ПИТ и регистра
управляющего слова
CLC0 — CLC2 Входы синхронизации счетчиков
GATE0 — GATE2 Входы управления счетчиков
OUT0 — OUT2 Выходы счетчиков
CS Выборка ИМС

Программирование режима работы ПИТ осуществляется путём записи определенного кода в регистр

управляющего слова также, как и в ППИ (см. п. 2.5.2). Адресация счетчиков ПИТ и регистра

управляющего слова осуществляется по линиям А0 и А1 (см. таблицу 2.7).

Таблица 2.7
Устройства ПИТ Адресные линии
А1 А0
Канал OUT0 0 0
Канал OUТ1 0 1
Канал OUТ2 1 0
 Регистр управляющего слова 1 1

ПИТ может применяться как программируемый делитель тактовой частоты микропроцессора, а

также как мультивибратор, счетчик событий и т.д.

ПРОГРАММИРУЕМЫЙ КОНТРОЛЛЕР ПРИОРИТЕТНЫХ ПРЕРЫВАНИЙ

Прерывание — переход микропроцессора по внешнему сигналу от выполнения текущей

программы к выполнению подпрограммы (обработчик прерываний), записанной в памяти (обычно
ПЗУ) по определенному адресу, который называют вектором.
Прерывание микропроцессора осуществляет ИМС, называемая программируемым контроллером
приоритетных прерываний (ПКП). Этот контроллер реализует следующие функции:
 принимает сигналы, называемые запросами прерываний;
 вырабатывает сигнал прерывания микропроцессора;
 формирует для микропроцессора команду перехода к подпрограмме обработки запроса
(обработчика прерываний).
Подключение ПКП к системным шинам приведено на рис. 2.25. ИМС ПКП содержит:
 двунаправленный буфер данных, сопрягающий ПКП с шиной данных;
 блок управления чтением/записью, принимающий от микропроцессора управляющие сигналы
и задающий режим функционирования ПКП;
 схему управления, вырабатывающую сигнал прерывания IRQ и формирующую команду
вызова подпрограммы обслуживания прерывания (CALL <адрес подпрограммы обработки
прерывания>);
 регистр запроса прерываний;
 схему принятия решений по приоритетам прерываний, идентифицирующую приоритеты
запросов и выбирающую запрос с наивысшим приоритетом.
Назначение выводов ИМС ПКП приведено в таблице 2.8
В составе МПС ПКП решает следующие задачи:
 определение запроса прерывания на обслуживание ВУ с наивысшим приоритетом;
 передача управления микропроцессору, реализующему обслуживание запроса путем
выполнения подпрограммы обработки прерывания, соответствующей поступившему запросу.
Названная подпрограмма может находиться в ПЗУ или в ОЗУ. Подпрограммы обработки прерываний,
хранящиеся в ОЗУ, обычно называют резидентными.
ПКП позволяет реализовать процесс прерывания двумя способами:
 по запросу от ВУ.
 по опросу запросов на обслуживание ВУ.

Таблица 2.8
Вывод ИМС Назначение
D0...D7 Линии передачи данных
RD , WR Входы управления чтением и записью
А0 Адресный вход
INTA Подтверждение прерывания
INT Сигнал прерывания микропроцессора
IR0 — IR7 Входы запросов прерываний от ВУ
CS Вход выборки ИМС

Временная диаграмма, отображающая взаимодействие ПКП с микропроцессором при обслуживании

прерывания по запросу от ВУ приведена на рис. 2.26. Согласно диаграмме в процессе обслуживания
выполняются следующие действия:
  запросы прерываний поступают на входы ПКП IR0...IR7 (см. рис. 2.25);

Рис.2.25

Рис. 2.26

 ПКП вырабатывает сигнал IRQ, который принимает микропроцессор (см. рис. 2.25 и рис.2.1);
 прием микропроцессором IRQ подтверждается импульсным сигналом INTA , вырабатываемый
СКФ (см. п. 2.1);
 после приема первого импульса INTA ПКП формирует на шине данных код операции
команды CALL;
 микропроцессор по ШД принимает код операции CALL и выдает еще 2 импульса сигнала
INTA, по которым ПКП передает два байта вектора прерывания, причем сначала передается
младший байт адреса, а затем старший.
При обслуживании прерывания по опросу микропроцессор программируется таким образом, что
периодически обращается к ПКП (опрашивает) и производит считывание по сигналу I/OR кода номера
запроса с наивысшим приоритетом. При этом ПКП осуществляет прием запросов от ВУ также, как и
при обслуживании по запросу.

КОНТРОЛЛЕР ПРЯМОГО ДОСТУПА К ПАМЯТИ

При передаче больших массивов информации между ОЗУ и ВУ для уменьшения вычислительной
нагрузки на микропроцессор и повышения тем самым скорости обмена ВУ с оперативной памятью
необходима пересылка данных без участия микропроцессора. Такой обмен принято называть прямым
доступом к памяти (ПДП). Поскольку чтением и записью информации в ОЗУ управляет
микропроцессор, то для реализации ПДП необходимо другое устройство, реализующее эти
управляющие функции — контроллер ПДП (КПДП). Таким образом, задача КПДП — замещение
микропроцессора в организации циклов чтения и записи данных, пересылаемых между памятью и ВУ.
Пример подключения ИМС КПДП к системным шинам МПС приведен на рис 2.27, где
обозначено:
 DD1 — ИМС КПДП;
 DD2 — регистр;
 DD3 — логический инвертор.
ИМС КПДП содержит:
 каналы ПДП, содержащие регистр адреса ячейки памяти, с которой производится обмен и
счетчик циклов обмена;
 буфер данных, предназначенный для обмена данными между микропроцессором и КПДП;
 схему управления чтением/записью, адресующую внутренние регистры КПДП;
 блок управления, содержащий регистр режима и состояния КПДП и обеспечивающий
последовательность операций, необходимую для организации ПДП;
 блок управления приоритетами, обеспечивающий определенный порядок обслуживания
внешних устройств.
Назначение выводов ИМС КПДП приведено в таблице 2.9.
КПДП выполняет следующие основные функции:
 Таблица 2.9
Вывод ИМС Назначение
HOLD Запрос ПДП микропроцессору
HLDA Подтверждение ПДП от микропроцессора
CLC Вход импульсов тактовой частоты, поступающих от ГТИ
микропроцессора (см. рис. 2.1)
READY Сигнал готовности
I/OR Чтение ввода/вывода — тристабильный вход/выход; входное
напряжение L-уровня разрешает чтение информации из КПДП;
выходной сигнал L-уровня разрешает чтение из ВУ
I/OW Запись ввода/вывода — тристабильный вход/выход; входное
напряжение L-уровня разрешает программирование КПДП;
выходной сигнал L-уровня разрешает запись в ВУ
MEMR Чтение из памяти — тристабильный выход; выходное
напряжение L-уровня разрешает чтение из ячейки памяти,
адресуемой КПДП
MEMW Запись в память — тристабильный выход; выходное напряжение
L-уровня разрешает запись в ячейку памяти, адресуемую КПДП
DRQ0......DR Запросы ПДП от внешних устройств
Q3
DACK0.....D Подтверждение ПДП внешним устройствам
ACK3
TC Конец счета — напряжение Н-уровня определяет выполнение
последнего цикла передачи блока данных
RESET Вход начальной установки КПДП
ASTB Выход строба записи части адресного кода в регистр DD2
AEN Сигнал разрешения работы системных шин
CS Вход выборки микросхемы КПДП

 получает сигнал внешнего устройства на начало обмена информации в режиме ПДП и

формирует соответствующий запрос центральному процессору;
 отключает ЦП от системных шин и сообщает внешнему устройству о начале обмена;
 формирует адреса ячеек и управляющие сигналы на чтение/запись;
 задает необходимое количество циклов обмена;
 информирует ЦП о завершении цикла обмена и возвращает ему управление системными
шинами.
При начальной установке КПДП в регистр режима микропроцессор по команде OUT <номер
порта> записывает необходимую информацию. В процессе работы состояние КПДП можно
контролировать путем чтения содержимого регистра состояния командой IN <номер порта>.
Работа КПДП осуществляется следующим образом. Запрограммированный на определенный
режим работы контроллер ожидает запрос DRQ от ВУ. Если запрос получен, то КПДП вырабатывает
для ВУ сигнал подтверждения DACK, а для микропроцессора — HRQ (запрос ПДП) и ожидает выдачи
микропроцессором сигнала HLDA (подтверждение ПДП). После получения контроллером
подтверждения HLDA начинается цикл обмена данными. В начале обмена КПДП вырабатывает сигнал
BUSEN, который запрещает работу ЦП с системными шинами для того, чтобы не произошел конфликт
между микропроцессором и КПДП. После этого КПДП вырабатывает код адреса ячейки памяти и
сигналы I/OR , I/OW , MEMR , MEMW , определяющие направление обмена. Далее КПДП
осуществляет необходимое количество циклов обмена данными между памятью и ВУ.

 УСТРОЙСТВО ИНДИКАЦИИ

Названное устройство предназначено для вывода на светодиодную матрицу (СДМ) буквенно-

цифровой информации. Внешне СДМ представляет собой окно (см. рис. 2.28 а)) с расположенными
внутри сегментами a, b, c, d, e, f, g, h, каждый из которых является светодиодом. Семь светодиодов
предназначены для формирования цифр или некоторых букв, а один — для отображения точки. Схема
электрического соединения диодов матрицы приведена на рис. 2.28 б) .
Согласно схеме, все диоды имеют общий катод. В этой связи для того, чтобы какой-либо
светодиод матрицы начал излучать световой поток необходимо на его анод подать напряжение Н-
уровня. При отображении СДМ буквенно-цифровой информации необходимо преобразовывать
исходный код букв или цифр так, чтобы светились нужные светодиоды. Например, для того, чтобы
отобразить цифру числа «3», имеющего 8-разрядный двоичный код 0000 0011, напряжение Н-уровня,
соответствующее логической «1», следует подать на аноды диодов «a», «b», «c», «d» и «g.», а на анодах
остальных светодиодов установить логический «0». Таким образом, если анод «a» считать младшим
разрядом кода СДМ, а «h» — старшим, то двоичному коду числа 3 должен соответствовать код
hg f e d сba
0 1 0 0 1 1 1 1.
Таблица 2.10
Адрес Код СДМ

h g f e d c b a
00h 0 0 1 1 1 1 1 1
01h 0 0 0 0 0 1 1 0
02h 0 1 0 1 1 0 1 1
03h 0 1 0 0 1 1 1 1
04h 0 1 1 0 0 1 1 0
05h 0 1 1 0 1 1 0 1
06h 0 1 1 1 1 1 0 1
07h 0 0 0 0 0 1 1 1
08h 0 1 1 1 1 1 1 1
09h 0 1 1 0 1 1 1 1

Рис. 2.27
 Схема устройства индикации, осуществляющего вывод на СДМ цифр десятичных чисел от 0 до 9,
приведена на рис. 2.29, где обозначено:
 DD1, DD2 — соответственно 4-рязрядный регистр и ПЗУ, имеющие ОК-выходы;
 DD3 — логический элемент ИЛИ.
По сигналу STB , формируемым элементом ИЛИ, 4-разрядный код числа (от 0 до 9), отображаемого на
СДМ, записывается в регистр. Выходы регистра подключены к адресным линиям ПЗУ, выполняющего
функцию преобразования двоичного кода числа в код СДМ. Преобразование осуществляется
следующим образом: код преобразуемого числа является адресом ячейки ПЗУ, в которой хранится 8-
разрядный код СДМ, выдаваемый на линии D0 — D7. Адреса и содержимое ячеек приведены в таблице
2.10 .

а) б)
Рис. 2.28
Рис. 2.29