Тема 11. Динамические запоминающие устройства.

Динамическая оперативная память (DRAM) является основной

памятью современных компьютеров. В динамической памяти в качестве
запоминающих элементов (ЗЭ) используются nMОП-транзисторы и
конденсаторы небольшой емкости.
Процессы записи и считывания информации при обращении к ЗЭ
связан с зарядом и разрядом конденсатора. При длительном отсутствии
обращения к ЗЭ из-за утечек тока, а также при считывании конденсатор
разряжается и информация, которая хранится в ЗЭ, со временем
теряется. Поэтому в динамической памяти для сохранности информации
требуется периодически проводить регенерацию, т. е. регулярный
циклический перебор памяти (обращение к ним с холостыми циклами), в
процессе которого производится подзарядка конденсаторов. Этим
динамическая память принципиально отличается от статической,
которая при отсутствии обращений к ней способна хранить информацию
сколь угодно долго, но при наличии питающего напряжения. Кроме
того, по сравнению со статической, динамическая память обладает
меньшим быстродействием. Однако ЗЭ динамической памяти имеет
очень малые размеры, благодаря чему удается на одном кристалле
разместить миллионы ЗЭ и получить самую дешевую
полупроводниковую память с умеренным энергопотреблением.
В ЗУ DRAM используются однотранзисторные ЗЭ (рис. 11.1 ), в
которых шины управления считыванием – записью и ввода – вывода
данных объединены, а сам запоминающий элемент состоит из конденсатора
Сз и nМОП-транзистора Т, работающего в режиме ключа. Затвор МОП-
транзистора Т0 подключен к линии выборки строки ЛВС матрицы ЗЭ, т. е. к
выходу дешифратора адреса строки. При появлении на данной линии
выборки строки ЛВС сигнала высокого уровня (логической 1) транзистор
Т0 открывается и конденсатор Сз подключается к разрядной шине данных
РШ, которая также называется линией записи – считывания (ЛЗС).

Рис.1 1.1 . Запоминающий эленмент динамической

памяти.

В зависимости от режима работы можно считывать информацию,

хранимую в ЗЭ, или записывать в него новую. В режиме хранения
транзистор Т0 закрыт, а состояние ЗЭ, соответствующее логической 1 или
логическому 0, характеризуется наличием или отсутствием заряда на
конденсаторе Сз. При считывании и, следовательно, подключении
запоминающей емкости Сз к разрядной шине РШ происходит разрушение
информации из-за изменения заряда. Для устранения этих недостатков,
имеющих место при считывании данных, применяют усилители-
регенераторы, а также различные способы увеличения емкости Сз (без
увеличения площади ЗЭ) и уменьшения емкости Сш.
Рассмотрим фрагмент микросхемы динамической памяти, запоминающие
элементы которой организованы в виде матрицы строк и столбцов (рис.
11.2). Транзисторы Т1 и Т2, работающие в режиме ключа, используются в
процессе записи для задания на разрядной шине данных РШ уровня сигнала
логической 1 или логического 0.

Рис. 11.2. Фрагмент структурной схемы динамической памяти

Транзисторы Т3 и Т4 выполняют функцию усилителя считывания.

Запись информации в ЗЭ выполняется с использованием транзисторов Т 1 и
Т2 и сигналов управления У0 и У1, при помощи которых разрядная шина
данных подключается или к шине “земля” (при записи 0, транзистор Т 1 –
открыт), или к источнику стокового питания с напряжением Ес (при записи
1, транзистор Т2 – открыт). Если в ЗЭ записывается единичная информация,
то потенциал высокого уровня разрядной шины РШ передается через
открытый транзистор Т0 конденсатору Сз и заряжает его до уровня
логической 1.
Если в ЗЭ записывается “0”, то разрядная шина данных имеет нулевой
потенциал, что приводит к разряду конденсатора Сз и установлению на ЗЭ
сигнала логического 0. Следует отметить, что в микросхемах динамической
памяти с высокой степенью интеграции весьма велик удельный вес
статической емкости Сш, паразитной по отношению к разрядной шине
данных РШ. Эта емкость Сш, называемая емкостью РШ, много (в
десятки и сотни раз) больше емкости Сз (Сш >> Сз) и увеличивается с
увеличением числа ЗЭ, подключаемых к РШ и, следовательно, ее длины.
При подключении к РШ конденсатора Сз малой емкости (Сз ≈ 0,1 пФ)
происходит изменение напряжения на РШ, которое уменьшается
пропорционально отношению емкостей Сз и Сш, вследствие чего на вход
усилителя считывания поступает очень слабый сигнал. Процесс считывания
информации обычно производится в следующей последовательности:
– вначале перед считыванием информации на управляющий вход У1
подается сигнал лог. 1, в результате этого транзистор Т2 отпирается и
емкость Сш заряжается до уровня Ес/2;
– выбирается нужный ЗЭ, для чего подается сигнал выборки строки
ЛВС, равный логической 1, что приводит к подключению конденсатора Сз
через открытый транзистор Т0 к шине РШ и изменению напряжения на ней
за счет перераспределения зарядов на Сз и Сш.
Далее изменение напряжения на шине РШ усиливается транзистором Тз
и с выхода усилителя считывается сигнал, пропорциональный заряду
конденсатора Сз, выбранного ЗЭ. Если состояние ЗЭ соответствует
логической 1, т. е. конденсатор Сз заряжен до уровня напряжения Ес, то
при его подключении к шине РШ часть заряда конденсатора Сз стекает в
емкость Сш и напряжение на РШ увеличивается на величину U (а на Сз,
напротив, уменьшается на эту же величину). В результате этого на затвор
транзистора Т3 поступает напряжение (Ес/2 + U) и на выходе усилителя
считывания появляется сигнал логического 0. Если состояние ЗЭ
соответствует логическому 0, т. е. конденсатор Сз разряжен, то при
считывании этой нулевой информации напряжение на шине РШ
уменьшается на величину U (из-за перераспределения зарядов между Сз
и Сш) и, следовательно, на вход усилителя считывания поступает
напряжение ( Ес/2  U ), а на его выходе появляется сигнал логической 1.
На основе анализа процессов считывания “0” или считывания “1”
несложно определить значение U. Оно оказывается примерно равным
EC C3
ΔU ≈ ⋅
2 Cш и, следовательно, очень малым, т. к. емкость конденсатора
Сз много меньше емкости разрядной шины Сш. Кроме того, при
считывании и, следовательно, подключении запоминающей емкости Сз к
разрядной шине РШ происходит разрушение информации из-за изменения
заряда.
 Для устранения этих недостатков, имеющих место при считывании
данных, применяют усилители-регенераторы, а также различные способы
увеличения емкости Сз (без увеличения площади ЗЭ) и уменьшения
емкости Сш. Для увеличения емкости Сз в качестве диэлектрика применяют
двуокись титана TiO2 (вместо двуокиси SiO2). Это позволяет при
одинаковой емкости Сз, благодаря высокой диэлектрической постоянной
TiO2 по сравнению с двуокисью кремния SiO 2, сократить площадь ЗЭ
примерно в 20 раз или увеличить емкость Сз при одновременном
уменьшении его площади. Уменьшение емкости Сш в два раза получают
простым «разрезанием» разрядной шины РШ на две половины с
включением усилителя – считывания в разрыв между половинами РШ А и
РШВ (рис. 11.3, а). Схема усилителя считывания, называемого также
усилителем-регенератором, приведена на рис. 12.3, б и она представляет
собой простейший триггер, построенный на двух nМОП-инверторах с
положительными обратными связями. Для управления нагрузочными
транзисторами Т 3 и Т4 на их объединенные затворы подают сигнал
«Подготовка», который вначале принимает значение, равное
логическому 0. При этом нагрузочные транзисторы Т 3 и Т4 закрыты, а
состояния транзисторов Т 1 и Т2 определяются уровнями сигналов на
линиях А и В одной разрядной шины РШ. Одна из половин РШ,
например, линия А, к которой не подключена С 3, сохраняет
напряжение предзаряда E c/2, а напряжение на другой половине РШ, т. е.
на линии В, к которой подключен выбранный ЗЭ, отличается от
напряжения предзаряда на величину ± U в зависимости от информации
(1 или 0), считываемой с ЗЭ. Разные уровни напряжений на линиях А и
В создают асимметрию проводимостей транзисторов Т 1 и Т2 .

а)
б)
Рис. 11.3. Схема включения усилителя-регенератора в разрыв РШ
динамической памяти (а) и схема усилителя-регенератора (б)

При считывании и регенерации данных сигнал «Подготовка»

принимает значение, соответствующее высокому уровню напряжения.
Это приводит к отпиранию транзисторов Т 3 и Т4 и возникновению
триггерной схемы, которая быстро переходит в устойчивое состояние,
определяемое начальной асимметрией проводимостей транзисторов Т1 и
Т2. При этом в точках А и В, которые являются одновременно и входами
и выходами усилителя-регенератора сформируются полные уровни
напряжения логического 0 и логической 1. В результате автоматически
восстанавливается на запоминающей емкости Сз полное значение
считанного сигнала и тем самым осуществляется регенерация
информации в ЗЭ.
Уровень напряжения на линии В определяет также сигнал,
передаваемый во внешнюю цепь в качестве считанной информации.

Регенерация является внутренней операцией динамической памяти и при

этом не требуется выдача информации во внешнюю шину данных. В
современных компьютерах процессом регенерации в динамической памяти
управляет контроллер памяти, который циклически перебирает строки во
всех микросхемах модуля и регенерирует их.

Контрольные вопросы
1. В динамической памяти функцию запоминающего элемента (ЗЭ) выполняют какие
компоненты?
2. Построить схему динамической памяти и описать особенности работы.
3. Для чего в запоминающих устройствах динамического типа проводится процесс
регенерации?
4. Какие достоинства и недостатки имеют память динамического типа по сравнению со
статической памятью?
5. В каком режиме модулем (микросхемами) динамической памяти управляет процессор?
6. Как называется устройство, которое управляет модулем (микросхемами) динамической
памяти в режиме регенерации?