Вы находитесь на странице: 1из 15

Федеральное автономное образовательное

учреждение высшего образования


«Национальный исследовательский университет
«Высшая школа экономики»

Московский институт электроники и математики


им. А.Н. Тихонова
Департамент электронной инженерии

Домашняя работа №2
по дисциплине «Электроника»

Вариант №9
Бригада 2-5

Выполнено:
Иконниковой Дарьей (0,5)
Петровой Марией (0,5)
Группа БИТ 172

Москва 2019
Оглавление
1. Исходная схема...............................................................................................................................3
1.1 Описание таблицы истинности и принципа работы на электрическом уровне........3
1.2 Таблица истинности...............................................................................................................4
1.3 Расчёт параметров транзистора.........................................................................................5
2. Структурные элементы..................................................................................................................7
2.1 Вид сверху каждого структурного элемента.....................................................................7
3. Расчёты при помощи программы Spice...................................................................................10
3.1 Общая схема, построенная в программе Spice.............................................................10
3.2 Диаграмма, подтверждающая таблицу истинности......................................................10
3.3 Статические характеристики системы.............................................................................11
3.4 Переходная характеристика системы при максимально допустимой частоте.......11
4. Топология всей схемы.................................................................................................................14
4.1 Общий вид топологии..........................................................................................................14
4.2 Описание топологической схемы......................................................................................15
5. Выводы............................................................................................................................................15
5.1 Выводы по исходной схеме................................................................................................15
5.2 Выводы по результатам программы Spice......................................................................16
5.3 Выводы по топологии микросхемы...................................................................................16

2
1. Исходная схема

1.1 Описание таблицы истинности и принципа работы на электрическом


уровне
В данной схеме можно увидеть VDD – напряжение источника питания, и соответственно
три полоски внизу обозначают заземление. Vin и Vout обозначают входное и выходное
напряжения соответственно. В схеме есть два p-n-p транзистора (P0 и P1) и четыре n-p-n
транзистора (N0, N1, N2, N3), а также два биполярных транзистора Qp и Q0.
Логические элементы, изготовляемые по КМОП-технологии, являются доминирующими в
цифровых интегральных схемах. У них много достоинств, например, низкое потребление,
высокая помехоустойчивость и высокое входное сопротивление. Но у таких схем есть
существенные недостатки – малый ток, который МОП-транзистор отдает в нагрузку. И как
следствие это увеличивает время переключения. Именно это проблему могут решить
биполярные транзисторы, которые и включают в БиКМОП-логические схемы.
Данная схема называется: БиКМОП с КМОП выходным каскадом. Под выходным
каскадом имеется в виду усилитель на выходе схемы.
Данная схема сложнее обычного КМОП инвертора, но с другой стороны, биполярные
транзисторы вследствие экспоненциальной зависимости тока коллектора от напряжения
на входе и высоких коэффициентов усиления дают возможность реализации более
быстрых цифровых схем, чем МОП транзисторы, даже при больших емкостях нагрузок.
Скоростью перезаряда емкости нагрузки можно управлять изменением тока коллектора.

3
При этом входная емкость биполярного транзистора зависит от его тока, в то время как у
КМОП транзистора остается постоянной.
В данной схеме уровнем логической единицы можно считать значение напряжения, а
уровнем 0 в идеализированной схеме = 0 В.
Красной рамкой выделена часть схемы, которую в целом можно назвать инвертором на
базе построенного на основе биполярных и МОП транзисторов. Это усложненная схема
обычного БиКМОП инвертора (добавлением в качестве резисторов двух n-канальных
МОП-транзисторов, которые обеспечивают быстрое рассасывание заряда,
накапливающегося в базе). Так же могут быть использованы R или же комбинация R и n-
МОП.
Транзистор Qp предназначен для заряда емкости и формирования напряжения
логической единицы. Транзистор Q0 предназначен для разряда емкости и формирования
напряжения логического нуля.
При низком уровне входного напряжения (Uвх = Uзип <U0n) N-МОП транзисторы N1 и N3
закрыты, N2 открыт и удерживает в закрытом состоянии транзистор Q0, работая в крутой
области выходной характеристики. При этом открытый транзистор P-МОП транзистор P1
удерживает в открытом состоянии выходной транзистор Qp, который формирует на
выходе напряжение логической единицы (Uвых = U1 = Е).
При высоком уровне на входе схемы (Uвх = U1 = Е) МОП-транзисторы N2 и P1 закрыты,
вследствие чего выходной транзистор Qp закрыт. Открытый N-МОП транзистор N1
обеспечивает открытое состояние выходного транзистора Q0. При этом на выходе
устанавливается низкое напряжение логического нуля (Uвх = U0 = 0 В).
Вне рамки у нас остается 2 МОП транзистора, на которые подается входное напряжение.
Если входное подаваемое напряжение положительное, то транзистор P0 закрыт, а N0
открыт. Если же входное подаваемое напряжение отрицательное, то транзистор P0
открыт, а N0 закрыт. Таким образом, транзисторы работают попеременно, каждый в
течение одного полупериода входного напряжения. Такой режим работы схемы
называется двухтактным режимом. При Vвх = 0 оба транзистора заперты; следовательно,
схема имеет малый ток покоя. Ток, потребляемый как от положительного, так и от
отрицательного источника напряжения, равен току в нагрузке. Поэтому схема обладает
достаточно высоким коэффициентом полезного действия.
Важным преимуществом усилителей на КМОП транзисторах перед биполярными – это
отсутствие потребления тока на входных цепях (в транзисторах с объемным каналом
затвор отделен обеднённым слоем p-n-перехода, а в транзисторах с приповерхностным
каналом – слоем диэлектрика).

1.2 Таблица истинности


Vin Vout
1 0
0 1

4
1.3 Расчёт параметров транзистора
Для чертежа разрезов транзисторов, представленных в схеме, необходимо
рассчитать их физические размеры. Для этого воспользуемся таблицей
представленной в вспомогательном материале.
Рассчитанные значения:
Δ = 0,25 мкм (дано)

L = 0,25 мкм (минимальное значение технологии, Δ)

tox = 6 нм (толщина подзатворного оксида, дано)

хj = 100 нм (глубина залегания p-n перехода, дано)

dпер = 0,025 мкм (перекрытие затвором областей стока/истока, дано)

Vdd = 2,5 В (напряжение питания, дано)

Смеж = 8 пФ (ёмкость межсоединения, дано)

μ n = 0,0317 м2 (подвижность электронов, дано)

μ р = 0,0136 м2 (подвижность дырок, дано)

Wр = 2,913 мкм (рассчитано) Wn = 1,25 мкм (рассчитано)

Так как не дано других указаний, возьмем, что длина Ln и Lp одинаковые, тогда
наша формула превращается в μ n * Wn = μ р * Wp.
Wp * 0,429 = Wn
Указано, что нужно выбрать номинальную ширину затвора р-канального
транзистора, исходя из того, что обычно W/L от 5…10 для n-канального
транзистора. Возьмем минимальное значение равное 5.
Wn = 0,25 * 5 = 1,25 (ширина n-канального транзистора)
Wp = 1,25 / 0,429 = 2,913 (ширина p-канального транзистора)
W/L для p-канального транзистора в данном случае составляет 11,65 – это
незначительно превосходит диапазон для n-канального транзистора, что
допустимо.

ASn = 1,25 пм2 (площадь истока, рассчитано)

ADn = 1,25 пм2 (площадь стока, рассчитано)

PSn = 4,5 мкм (периметр истока, рассчитано)

PDn = 4,5 мкм (периметр стока, рассчитано)

ASp = 2,913 пм2 (площадь истока, рассчитано)

ADp = 2,913 пм2 (площадь стока, рассчитано)

PSp = 7,826 мкм (периметр истока, рассчитано)

5
PDp = 7,826 мкм (периметр стока, рассчитано)

RSБ = 300 Ом/м2 (сопротивление поверхности пассивной области базы, дано)


RSББ = 3000 Ом/м2 (сопротивление поверхности активной области базы, дано)

RSЭ = 10 Ом/м2 (сопротивление поверхности области эмиттера, дано)

Xjэ = 0,5 * 10-6 м (глубина залегания p-n перехода база-эмиттер, дано)

Xjк = 1,1 * 10-6 м (глубина залегания p-n перехода база-коллектор, дано)

Wэпи = 4 * 10-6 м (толщина эпитаксиального слоя, дано)

Xjn = 1,0 * 10-6 м (толщина скрытого n+ слоя, дано)

Cpn0 = 3 * 10-3 Ф/м2 (Удельная емкость p-n-перехода, дано)

lэ = 0,75 мкм (длина эмиттера, расчёт)

dэ = 0,75 мкм (ширина эмиттера, расчёт)

lэk = 1,25 мкм (длина контакта к эмиттеру, расчёт)

dэк = 0,75 мкм (ширина контакта к эмиттеру, расчёт)

lБ = 1,25 мкм (длина базы, расчёт)

dБ = 1,75 мкм (ширина базы, расчёт)

lэБ = 0,25 мкм (длина контакта к базе, расчёт)

dэБ = 0,25 мкм (ширина контакта к базе, расчёт)

lКк = 1,25 мкм (длина контакта к коллектору, расчёт)

dКк = 0,75 мкм (ширина контакта к коллектору, расчёт)

dЭБ = 0,25 мкм (расстояние между контактом базы и границей эмиттера, расчёт)

6
2. Структурные элементы
2.1 Вид сверху каждого структурного элемента

Рисунок 1 Топология и разрез-чертеж каждого уникального элемента схемы, построенных по размерам,


рассчитанных теоретически.

Рисунок 3 Топология КМОП-пары транзисторов в масштабе. На топологии указаны размер Δ.

7
Рисунок 5 Список используемых в топологии отдельных элементов слоев

Рисунок 4 Топология биполярного транзистора, Δ в данном случае 1 клетка.

8
3. Расчёты при помощи программы Spice
3.1 Общая схема, построенная в программе Spice

3.2 Д
и
аг
р
а
м
м
а,

Рисунок 6 Общий вид схемы, смоделированный в программе Spice

подтверждающая таблицу истинности

На данном графике, построенном в программе Spice, наглядно подтверждается


основная функция исходной схемы – логический инвертор. Видно, что если на
9
вход подается напряжение равное логической единице, то на выходе мы получаем
напряжение на уровне логического нуля. В данном случае уровнем логической
единицы можно считать напряжение питания, а уровнем логического нуля – 0 В.

3.3 Статические характеристики системы

На данном графике представлена передаточная характеристика нашей схемы.


При помощи подбора оптимальных параметров включенных в схему транзисторов
удалось максимально хорошего графика с достаточно резким переходом из одного
состояния в другое.

3.4 Переходная характеристика системы при максимально


допустимой частоте

Рисунок 7 Схема, построенная в программе Spice, для расчета динамических характеристик. В данной схеме три
повторяющихся блока исходной схемы. Это сделано для того, чтобы максимально приблизить моделируемые
результаты к реальным сигналам.

10
На графике представлены сигналы, которые проходят через 4 определенные точки на
схеме, представленной на рисунке 8.
Видно, что изначально на вход поступает прямоугольный неискаженный сигнал, затем он
проходит через схему в первый раз и сигнал инвертируется. На этом шаге, снимая
показания в точке in (красная линия), сразу видно, что форма сигнала заметно
искажается, при этом сигнал не сдвигается. После прохождения через инвертор второй
раз, сигнал опять слегка меняется свою форму, при этом практически сохраняя уровень
логических нуля и единицы. Но что ещё важно, так это то, что сигнал незначительно
сдвигается вправо. И последний раз показания снимаются в точке out1, сразу после
прохода сигнала через исходную схему в третий раз. Здесь, согласно логике схемы
сигнал снова инвертируется (желтая линия) и видно, что уровень логического нуля слегка
увеличился, а уровень логической единицы наоборот – уменьшился. Это не влияет в
значительной степени на исходные показания после использования схемы, потому что
данное отклонение весьма незначительное и не мешает воспринимать логическую
единицу, как единицу, а логический ноль, как ноль.
Такое близкое соответствие логическим уровням после стольких итераций достигается за
счет включения в схему двух n-канальных МОП-транзисторов, которые выступают в
качестве шунтирующих резисторов эмиттерных переходов биполярных транзисторов.
Если бы мы использовали БиКМОП-инвертор без них, то после каждого прогона сигнала
через схему уровень логической единицы падал ниже уровня напряжения питания, а
уровень логического нуля постепенно повышался.
В ходе корректировки передаточной характеристики так же было выяснено, что
увеличение длины в разных транзисторах по-разному влияет на передаточную
характеристику. Например: увеличение L в n-p-n транзисторе из КМОП-пары искривляет
передаточную характеристику, добавляя изгиб в её центре. Увеличение же L в p-n-p
транзисторе из этой же пары, наоборот сдвигает этот изгиб вверх и тем самым
уменьшает его. Увеличение длины в двух транзисторах из усилителя на выходе (на
рисунке 1 транзисторы М5 и М6) приводит к усилению искажения передаточной
характеристики, а так как они больше по размеру, чем остальные транзисторы в данной
схеме, то и приводят они к более значительным искажениям. Но, если мы увеличиваем
длину двух n-p-n транзисторов, которые не принадлежат КМОП-паре, то искажения в
передаточной характеристике уменьшаются, а ещё центр данного графика смещается
вправо. Так же увеличение L в транзисторе М3 (см. рисунок 1) в большей степени
сдвигает верхнюю половину графика вправо, нежели нижнюю, а в транзисторе М4 (см.
рисунок 1) наоборот, увеличение L в большей степени влияет на нижнюю часть графика,
хотя в целом смещает всю передаточную характеристику вправо.

11
Анализируя таким образом влияние каждого из транзисторов, были сделаны выводы
относительно роли каждого из транзисторов в данной схеме. Так пара полевых
транзисторы М1 (p-n-p) и М2 (n-p-n) представляют собой классический инвертор с
достаточно значительным списком недостатков (например: малый выходной ток). Для
решения этой проблемы в схему включили два биполярных транзистора Q1 и Q2,
которые позволяют переключатся схеме значительно быстрее. Транзистор Q1
предназначен для заряда емкости и формирования напряжения логической единицы.
Транзистор Q2 предназначен для разряда емкости и формирования напряжения
логического нуля. Стоит отметить, что быстрое переключение происходит даже при
больших емкостях нагрузки.
На этом можно было бы остановиться, но в нашей схеме присутствуют ещё два n-
канальных транзистора. После детального анализа схемы было выяснено, что они нужны
для шунтирования биполярных транзисторов.

12
4. Топология всей схемы
4.1 Общий вид топологии

Рисунок 8 Топология всей схемы с изоляцией

13
4.2 Описание топологической схемы

Топология интегральной микросхемы выполнена в программе L-Edit с учетом параметров


транзисторов, которые были рассчитаны при помощи программы Spice. В топологии
использованы 2 уровня металла (второй уровень металла используется только для
соединения транзистора М3 с транзистором М6). Топология сделана таким образом,
чтобы соблюсти минимально допустимые размеры, которые ограниченны шириной
транзистора М6. В данной топологии общая шина питания и общая шина земли.
Интересной особенностью получившейся топологии является наличие двух контактов
затвора у транзистора М5. Это было сделано для того, чтобы уменьшить количество
используемого металла и сделать соединение более компактным.

Рисунок 9 Слои, используемые для топологии всей схемы

5. Выводы
5.1 Выводы по исходной схеме
Исходная схема представляет собой БиКМОП-инвертор с усилителем на выходе.
БиКМОП-структуры широко используются в современных микропроцессорах, потому что
они сочетают в себе положительные стороны биполярных транзисторов и КМОП-
технологий. Как и элементы КМОП-логики, БиКМОП имеют высокое входное
сопротивление и малую потребляемую мощность. Наличие биполярных транзисторов в
выходных цепях обеспечивает быстрый заряд и разряд емкости нагрузки.
В статическом режиме токи МОП-транзисторов равны нулю, биполярные транзисторы
находятся в режиме отсечки и не влияют на характеристики схемы. В процессе
переключения инвертора, когда Uвх = 0, транзистор M1 открыт, а М2 закрыт. Ток базы
биполярного транзистора Q1 равен 0, и Q2 находится в состоянии отсечки. Ток заряда
емкостного элемента – это ток эмиттера Q1. Так же стоит отметить, что на выходе
исходной схемы присутствует каскадный усилитель, он нужен для увеличения значения
тока на выходе.
В усилительных каскадах полевые транзисторы в активном режиме всегда работают на
пологих участках ВАХ: на этих участках транзисторы имеют максимальные значения
крутизны и коэффициента усиления. Так же важно помнить, что при проектировании
усилителей на полевых транзисторах стоко-затворная ВАХ носит отчётливо выраженный
нелинейный характер. Поэтому, при работе в режиме большого сигнала такой усилитель
будет вносить заметные нелинейные искажения.
Основным преимуществом канальных транзисторов является высокое входное
сопротивление (отсутствие потребления токов на входе), малые шумы, очень малое
остаточное напряжение на участке сток-исток открытого транзистора в ключевом режиме,
упрощённая технология изготовления.

14
5.2 Выводы по результатам программы Spice
Практическое моделирование в программе Spice значительно изменила теоретически
рассчитанные размеры транзисторов. Размеры транзисторов подбирались исходя из
корректировки передаточной характеристики, а также, помимо этого учитывали и
практическую сторону вопроса. Отдавалось предпочтение в увеличении ширины
транзистора, а не его длины т.к. увеличение ширины позволяло добавить больше
контактов на транзистор, в тоже время увеличение длинны транзистора лишь
увеличивало бесполезно занимаемую площадь.
Практика показала, что в данной схеме уменьшение Wp p-n-p транзистора смещает
передаточную характеристику влево от центра. В то время как увеличение Wn n-p-n
транзистора постепенно выпрямляет изгиб в центре передаточной характеристике.

5.3 Выводы по топологии микросхемы


При построении топологии важно соблюдать минимально возможные размеры
микросхемы. В данном случае ширина транзистора М6 ставит определенные ограничения
на всю топологию в целом. При проектировании топологии использовалось два слоя
металла.

15

Оценить