Национальный исследовательский университет «МЭИ»

Институт радиотехники и электроники им. В.А. Котельникова

Кафедра электроники и наноэлектроники

Контрольное мероприятие № 3
по курсу
«Проектирование топологии компонентов интегральных схем»

на тему:
«Проектирование топологии стандартной ячейки и ее верификация»

Группа: ЭР-05-19
Студенты: Мовчан.М.Ю.
Преподаватель: Баринов А.Д.
Оценка:

г. Москва 2023 год

 Цель работы – произвести проектирование топологии стандартных
логических ячеек и проверить правила проектирования DRC и LVC

Рисунок 1 - Топология инвертора

Рисунок 2 – Схематическое представление логического элемента 2И-НЕ
Рисунок 3 - Топология элемента 2И-НЕ
Рисунок 4 - Схематическое представление элемента 2ИЛИ-НЕ
 Рисунок 5 - Топология 2ИЛИ-НЕ

Все топологические представления прошли проверку DRC и LVC: