Datasheet ATmega 2560 Engl (339-392)

Перевод: английский - русский - www.onlinedoctranslator.
com
30.8.1 Назначение контактов последовательного программирования
Таблица 30-15.Назначение контактов Последовательное программирование
Символ Штифты (TQFP-100) Контакты (TQFP-64) ввод/вывод Описание

ПДИ ПБ2 PE0 я Серийные данные в
ЗОП ПБ3 PE1 О Выход серийных данных
СКК ПБ1 ПБ1 я Серийные часы
Рисунок 30-10.Серийное программирование и проверка(1)
+ 1,8В - 5,5В
ВКК
+ 1,8В - 5,5В(2)
ПДИ
АВКК
ЗОП
СКК
ХТ АЛ1
СБРОС НАСТРОЕК
ЗАЗЕМЛЕНИЕ
Примечания: 1. Если устройство тактируется внутренним генератором, нет необходимости подключать источник тактирования к выводу XTAL1.
2. ВCC- 0,3 В < AVCC < ВCC+ 0,3 В, однако AVCC всегда должно быть в пределах 1,8–5,5 В. При программировании EEPROM цикл
автоматического стирания встроен в операцию самосинхронного программирования (ТОЛЬКО в последовательном режиме),
и нет необходимости сначала выполнить команду стирания чипа. Операция Chip Erase превращает содержимое каждой
ячейки памяти в массивах Program и EEPROM в 0xFF.
В зависимости от предохранителей CKSEL должны присутствовать действительные часы. Минимальные низкие и высокие периоды для входа последовательных часов
(SCK) определяются следующим образом:
Низкий: > 2 тактов процессора для fск< 12 МГц, 3 такта ЦП для fск>= 12 МГц
Высокий: > 2 тактов процессора для fск< 12 МГц, 3 такта ЦП для fск>= 12 МГц
30.8.2 Алгоритм последовательного программирования
При записи последовательных данных в ATmega640/1280/1281/2560/2561 данные синхронизируются по переднему фронту SCK.
При чтении данных с ATmega640/1280/1281/2560/2561 данные синхронизируются по заднему фронту SCK. Видеть Рис. 30-12 на стр. 342для
получения подробной информации о сроках.
Для программирования и проверки ATmega640/1280/1281/2560/2561 в режиме последовательного

программирования рекомендуется следующая последовательность (см.Табл. 30-17 на стр. 340):
1. Последовательность включения:
Подайте питание между VCCи GND, в то время как RESET и SCK установлены на «0». В некоторых системах программист не может гарантировать,
что при включении питания SCK будет удерживаться на низком уровне. В этом случае на RESET должен быть подан положительный импульс
продолжительностью не менее двух тактов CPU после того, как SCK будет установлен в «0».
2. Подождите не менее 20 мс и включите последовательное программирование, отправив последовательную команду Programming Enable на контакт
PDI.
ATmega640/V-1280/V-1281/V-2560/V-2561/V [ТЕХНИЧЕСКОЕ ОПИСАНИЕ] 339

2549Q–АВР–02/2014
3. Инструкции последовательного программирования не будут работать, если связь не синхронизирована. При синхронизации.
второй байт (0x53) будет возвращен эхом при выдаче третьего байта инструкции разрешения программирования.
Независимо от того, правильное эхо или нет, должны быть переданы все четыре байта инструкции. Если 0x53 не ответил
эхом, подайте положительный импульс RESET и введите новую команду разрешения программирования.
4. Flash программируется постранично. Страница памяти загружается по одному байту за раз путем предоставления 7 младших
разрядов адреса и данных вместе с инструкцией загрузки страницы памяти программы. Чтобы обеспечить правильную
загрузку страницы, младший байт данных должен быть загружен до применения старшего байта данных для данного адреса.
Страница памяти программ сохраняется путем загрузки инструкции записи страницы памяти программ с адресными
строками 15:8. Перед выполнением этой команды убедитесь, что инструкция Load Extended Address Byte использовалась для
определения MSB адреса. Байт расширенного адреса сохраняется до тех пор, пока команда не будет выдана повторно, то есть
команду нужно выдавать только для первой страницы и при пересечении границы 64KWord. Если опрос (RDY/BSY) не
используется, пользователь должен подождать не менее tWD_FLASHперед выдачей следующей страницы (см.Таблица 30-16).
Доступ к последовательному интерфейсу программирования до завершения операции записи во флэш-память может
привести к неправильному программированию.
5. Массив EEPROM программируется по одному байту за раз путем предоставления адреса и данных вместе с соответствующей
инструкцией записи. Ячейка памяти EEPROM сначала автоматически стирается перед записью новых данных. Если опрос не
используется, пользователь должен подождать не менее tWD_EEPROMперед выдачей следующего байта (см.Таблица 30-16). В
устройстве со стертым чипом не нужно программировать 0xFF в файле(ах) данных.
6. Любая ячейка памяти может быть проверена с помощью инструкции чтения, которая возвращает содержимое по выбранному
адресу в последовательном выводе PDO. При чтении флэш-памяти используйте команду «Загрузить байт расширенного
адреса», чтобы определить старший байт адреса, который не включен в инструкцию «Чтение памяти программ». Байт
расширенного адреса сохраняется до тех пор, пока команда не будет выдана повторно, то есть команду нужно выдавать
только для первой страницы и при пересечении границы 64KWord.
7. В конце сеанса программирования RESET можно установить на высокий уровень, чтобы начать нормальную работу.
8. Последовательность отключения питания (при
необходимости): Установите RESET на «1».
Поверните VCCвыключить.
Таблица 30-16.Минимальная задержка ожидания перед записью следующей флэш-памяти или ячейки EEPROM
Символ Минимальная задержка ожидания
тWD_FLASH 4,5 мс
тWD_EEPROM 3,6 мс
тWD_ERASE 9,0 мс
30.8.3 Набор инструкций последовательного программирования
Таблица 30-17а такжеРис. 30-11 на стр. 342описывает набор инструкций.
Таблица 30-17.Набор инструкций последовательного программирования
Формат инструкции
Инструкция/Эксплуатация Байт 1 Байт 2 Байт 3 Байт 4
Включение программирования $AC $53 $00 $00

Стирание чипа (память программ/EEPROM) $AC 80 долларов $00 $00
Опрос RDY/BSY $F0 $00 $00 байт данных
Инструкции по загрузке
Загрузить байт расширенного адреса(1) 4 доллара $00 Расширенный адрес $00

Загрузить страницу памяти программ, старший байт 48 долларов $00 адр LSB старший байт данных в
Загрузить страницу памяти программ, младший байт 40 долларов $00 адр LSB младший байт данных в

2549Q–АВР–02/2014
Таблица 30-17.Набор инструкций последовательного программирования (продолжение)
Формат инструкции
Инструкция/Эксплуатация Байт 1 Байт 2 Байт 3 Байт 4
Загрузка страницы памяти EEPROM (доступ к странице) $C1 $00 0000 000аа байт данных в
Прочитать инструкции
старший байт данных

Чтение памяти программ, старший байт адр MSB адр LSB
вне
28 долларов
Чтение памяти программ, младший байт 20 долларов адр MSB адр LSB младший байт данных вышел
Чтение памяти EEPROM $A0 0000 аааа аааа аааа байт данных
Чтение битов блокировки $58 $00 $00 байт данных
Читать байт подписи 30 долларов $00 0000 000аа байт данных
Чтение фьюз-битов 50 долларов $00 $00 байт данных
Чтение старших бит Fuse $58 $08 $00 байт данных
Чтение расширенных фьюз-битов 50 долларов $08 $00 байт данных
Чтение калибровочного байта $38 $00 $00 байт данных
Написать инструкции
Запись страницы памяти программы 4 доллара США адр MSB адр LSB $00
Запись памяти EEPROM $C0 0000 аааа аааа аааа байт данных в
Запись страницы памяти EEPROM (доступ к странице) $C2 0000 аааа аааа 00 $00
Биты блокировки записи $AC $E0 $00 байт данных в
Запись фьюз-битов $AC $A0 $00 байт данных в
Записать старшие биты предохранителя $AC $A8 $00 байт данных в
Запись расширенных фьюз-битов $AC $А4 $00 байт данных в
Примечания: 1. Не все инструкции применимы ко всем частям.

2. а = адрес.
3. Биты запрограммированы «0», незапрограммированные «1».
4. Для обеспечения совместимости в будущем неиспользуемые биты предохранителя и блокировки должны быть депрограммированы ('1').
5. Обратитесь к соответствующему разделу для битов предохранителя и блокировки, байтов калибровки и подписи и размера страницы.
6. См.http://www.atmel.com/avrдля примечаний по применению относительно программирования и программистов.
Если младший бит в выходном байте данных RDY/BSY равен «1», операция программирования еще не завершена. Подождите, пока этот бит не вернет «0», прежде чем
будет выполнена следующая инструкция.
На той же странице младший байт данных должен быть загружен до старшего байта данных.
После загрузки данных в буфер страницы запрограммируйте страницу EEPROM, см.Рис. 30-11 на стр. 342.

2549Q–АВР–02/2014
Рисунок 30-11.Пример инструкции по последовательному программированию
Инструкция по последовательному программированию
Загрузить страницу памяти программы (старший/младший Запись страницы памяти программ/

байт)/ загрузить страницу памяти EEPROM (доступ к странице) Запись страницы памяти EEPROM
Байт 1 Байт 2 Байт 3 Байт 4 Байт 1 Байт 2 Байт 3 Байт 4
р Адр LSB Адр MSB дС

Бит 15 Б 0 Бит 15 Б 0
Буфер страницы
Смещение страницы
Страница 0
Страница 1
Страница 2
Номер страницы
Страница N-1
Программная память/
Память ЭСППЗУ
30.8.4 Характеристики последовательного программирования
Характеристики модуля последовательного программирования см.«Временные характеристики SPI» на стр. 363.
Рисунок 30-12.Последовательное программирование сигналов
ПОСЛЕДОВАТЕЛЬНЫЙ ВВОД ДАННЫХ

старший бит младший бит
(МОСИ)
ПОСЛЕДОВАТЕЛЬНЫЙ ВЫВОД ДАННЫХ

РС Б младший бит
(МИСО)
ПОСЛЕДОВАТЕЛЬНЫЙ ВХОД СИНХРОНИЗАЦИИ
(СКК)
ОБРАЗЕЦ
30.9 Программирование через интерфейс JTAG
Программирование через интерфейс JTAG требует управления четырьмя специфическими выводами JTAG: TCK, TMS, TDI и TDO.
Управление контактами сброса и синхронизации не требуется.
Чтобы иметь возможность использовать интерфейс JTAG, необходимо запрограммировать JTAGEN Fuse. По умолчанию устройство поставляется с
запрограммированным предохранителем. Кроме того, бит JTD в MCUCR должен быть очищен. В качестве альтернативы, если бит JTD установлен, внешний
сброс может быть принудительно установлен на низкий уровень. Затем бит JTD будет очищен после двух тактов микросхемы, и выводы JTAG станут
доступны для программирования. Это обеспечивает возможность использования выводов JTAG в качестве обычных выводов порта в рабочем режиме.

2549Q–АВР–02/2014
при этом позволяя внутрисистемное программирование через интерфейс JTAG. Обратите внимание, что этот метод нельзя использовать при
использовании выводов JTAG для сканирования границ или встроенной отладки. В этих случаях контакты JTAG должны быть выделены для этой
цели.
При программировании тактовая частота входа TCK должна быть меньше максимальной частоты микросхемы. Предварительный
делитель системных часов нельзя использовать для разделения входа часов TCK на достаточно низкую частоту.
В соответствии с определением в этом техническом описании младший бит смещается внутрь и наружу в первую очередь из всех сдвиговых регистров.
30.9.1 Программирование специальных инструкций JTAG
Регистр инструкций имеет ширину 4 бита и поддерживает до 16 инструкций. Инструкции JTAG, полезные для программирования,
перечислены ниже.
Код операции для каждой инструкции отображается за именем инструкции в шестнадцатеричном формате. Текст описывает, какой
регистр данных выбран в качестве пути между TDI и TDO для каждой инструкции.
Состояние Run-Test/Idle контроллера TAP используется для генерации внутренних часов. Его также можно использовать в качестве состояния
ожидания между последовательностями JTAG. Последовательность конечного автомата для изменения командного слова показана наРисунок
30-13.
Рисунок 30-13.Последовательность конечного автомата для изменения командного слова
1 Тест-логика-сброс
0 1 1 1
Прогон-тест/холостой ход Сканирование Select-DR Выберите ИК-сканирование
0 0
1 1
Захват-ДР Захват-ИК
0 0
Shift-ДР 0 Shift-ИК 0
1 1
1 1
Выход1-DR Выход1-ИК
0 0
Пауза-DR 0 Пауза-ИК 0
1 1
0 0
1 1
Обновление-DR Обновление-ИК
1 0 1 0

2549Q–АВР–02/2014
30.9.2 AVR_RESET (0xC)
Специфическая общедоступная JTAG-инструкция AVR для перевода устройства AVR в режим сброса или вывода устройства из
режима сброса. Эта инструкция не сбрасывает контроллер TAP. В качестве регистра данных выбран однобитовый регистр
сброса. Обратите внимание, что сброс будет активен до тех пор, пока в цепочке сброса есть логическая «единица». Выход
этой цепочки не защелкивается.
Активные состояния:
• Shift-ДР: Регистр сброса сдвигается по входу TCK

30.9.3 PROG_ENABLE (0x4)
Специфическая общедоступная инструкция JTAG для AVR для включения программирования через порт JTAG. В качестве регистра данных
выбран 16-разрядный регистр разрешения программирования. Активные состояния следующие:
• Shift-ДР: Сигнатура разрешения программирования перемещается в регистр данных.

• Обновление-DR: Сигнатура разрешения программирования сравнивается с правильным значением, и если сигнатура действительна, включается
режим программирования.
30.9.4 PROG_COMMANDS (0x5)
Специальная общедоступная инструкция JTAG для AVR для ввода команд программирования через порт JTAG. В качестве
регистра данных выбран 15-битный регистр команд программирования. Активные состояния следующие:
• Захват-ДР: результат предыдущей команды загружается в регистр данных

• Shift-ДР: Регистр данных сдвигается по входу TCK, сдвигая результат предыдущей команды и сдвигая
новую команду.
• Обновление-DR: Команда программирования применяется к входам Flash
• Прогон-тест/холостой ход: Генерируется один тактовый цикл, выполняющий примененную
30.9.5 команду PROG_PAGELOAD (0x6)
Специфическая общедоступная инструкция JTAG AVR для непосредственной загрузки страницы данных Flash через порт JTAG. В качестве
регистра данных выбран 8-битный байтовый регистр данных флэш-памяти. Физически это 8 младших разрядов регистра команд
программирования. Активные состояния следующие:
• Shift-ДР: Регистр байтов данных флэш-памяти сдвигается по входу TCK.

• Обновление-DR: содержимое регистра байтов флэш-данных копируется во временный регистр. Инициируется
последовательность записи, которая в течение 11 циклов TCK загружает содержимое временного регистра в буфер страницы
флэш-памяти. AVR автоматически чередует запись младшего и старшего байтов для каждого нового состояния Update-DR,
начиная с младшего байта для первого Update-DR, обнаруженного после ввода команды PROG_PAGELOAD. Счетчик программ
предварительно увеличивается перед записью младшего байта, за исключением первого записываемого байта. Это гарантирует,
что первые данные будут записаны по адресу, установленному PROG_COMMANDS, и загрузка последнего места в буфере
страницы не приведет к увеличению счетчика программ на следующей странице.
30.9.6 PROG_PAGEREAD (0x7)
Специфическая общедоступная инструкция JTAG AVR для прямого захвата содержимого Flash через порт JTAG. В качестве регистра
данных выбран 8-битный байтовый регистр данных флэш-памяти. Физически это 8 младших разрядов регистра команд
программирования. Активные состояния следующие:
• Захват-ДР: Содержимое выбранного байта флэш-памяти записывается в регистр байтов данных флэш-памяти. AVR
автоматически переключается между чтением младшего и старшего байта для каждого нового состояния Capture-DR, начиная с
младшего байта для первого Capture-DR, обнаруженного после ввода команды PROG_PAGEREAD. Счетчик программ
увеличивается после чтения каждого старшего байта, включая первый прочитанный байт. Это гарантирует, что первые данные
захватываются с первого адреса, установленного PROG_COMMANDS, и чтение последнего местоположения на странице
приводит к увеличению счетчика программ на следующей странице.
• Shift-ДР: Регистр байтов данных флэш-памяти сдвигается по входу TCK.

2549Q–АВР–02/2014
30.9.7 Регистры данных
Регистры данных выбираются регистрами инструкций JTAG, описанными в разделе«Программирование специальных

инструкций JTAG» на стр. 343.. Регистры данных, относящиеся к операциям программирования:
• Сбросить регистр
• Регистр активации программирования
• Регистр команд программирования

• Регистр байтов флэш-данных
30.9.8 Сбросить регистрацию
Регистр сброса — это регистр тестовых данных, используемый для сброса компонента во время программирования. Перед входом в режим
программирования необходимо выполнить сброс детали.
Высокое значение в регистре сброса соответствует низкому уровню внешнего сброса. Деталь сбрасывается до тех пор, пока в регистре
сброса присутствует высокое значение. В зависимости от настроек предохранителя для параметров часов, часть останется
сброшенной в течение периода ожидания сброса (см.«Источники синхронизации» на стр. 40) после сброса регистра сброса. Выход из
этого регистра данных не фиксируется, поэтому сброс произойдет немедленно, как показано на рис.Рис. 28-2 на стр. 297.
30.9.9 Регистрация активации программирования
Регистр разрешения программирования представляет собой 16-разрядный регистр. Содержимое этого регистра сравнивается с
подписью разрешения программирования, двоичный код 0b1010_0011_0111_0000. Когда содержимое регистра равно сигнатуре
разрешения программирования, разрешается программирование через порт JTAG. Регистр сбрасывается в 0 при сбросе при
включении питания и всегда должен сбрасываться при выходе из режима программирования.
Рисунок 30-14.Регистрация активации программирования
ТДИ
0xA370
Д
А Д
знак равно Вопрос Включение программирования
Т
А
ClockDR и PROG_ENABLE
ТДО
30.9.10 Регистр команд программирования
Регистр команд программирования представляет собой 15-битный регистр. Этот регистр используется для последовательного сдвига в
командах программирования и для последовательного сдвига результата предыдущей команды, если таковой имеется. Набор инструкций по
программированию JTAG показан наТабл. 30-18 на стр. 347. Последовательность состояний при переключении в командах программирования
показана наРис. 30-16 на стр. 350.

2549Q–АВР–02/2014
Рисунок 30-15.Регистр команд программирования
ТДИ
С
Т
р
О
Б
Е
С
Вспышка
ЭСППЗУ
А
Предохранители
Д
Биты блокировки
Д
р
Е
С
С
/
Д
А
Т
А
ТДО

2549Q–АВР–02/2014
Таблица 30-18. Инструкция по программированию JTAG
Задаватьазнак равностаршие биты адреса,бзнак равномладшие биты адреса,сзнак равнорасширенные биты адреса,ЧАСзнак равно0 - младший байт, 1 - старший байт,ознак равноданные,
язнак равноданные в, x = все равно
Инструкция Последовательность TDI Последовательность TDO Примечания
0100011_10000000 ххххххх_хххххххх
1а. Стирание чипа
1б. Опрос на завершение стирания чипа 0110011_10000000 хххххох_хххххххх (2)

2а. Введите флэш-запись 0100011_00010000 ххххххх_хххххххх
2б. Загрузить расширенный старший байт адреса 0001011_cccccccc ххххххх_хххххххх (10)

2в. Загрузить старший байт адреса 0000111_аааааааа ххххххх_хххххххх
2д. Младший байт адреса загрузки 0000011_бббббб ххххххх_хххххххх
2д. Младший байт данных загрузки 0010011_иииииии ххххххх_хххххххх
2ф. Загрузить старший байт данных 0010111_иииииии ххххххх_хххххххх
2г. Зафиксировать данные 1110111_00000000 ххххххх_хххххххх (1)
2ч. Написать флэш-страницу (1)
2и. Опрос для записи страницы завершен 0110111_00000000 хххххох_хххххххх (2)

3а. Введите флэш-чтение 0100011_00000010 ххххххх_хххххххх
3б. Загрузить расширенный старший байт адреса 0001011_cccccccc ххххххх_хххххххх (10)

3в. Загрузить старший байт адреса 0000111_аааааааа ххххххх_хххххххх
3д. Младший байт адреса загрузки 0000011_бббббб ххххххх_хххххххх
3е. Чтение младшего и старшего байта данных 0110110_00000000 хххххх_оооооооо Младший байт
0110111_00000000 хххххх_оооооооо Старший байт
4а. Войдите в EEPROM, запишите 0100011_00010001 ххххххх_хххххххх
4б. Загрузить старший байт адреса 0000111_аааааааа ххххххх_хххххххх (10)

4в. Младший байт адреса загрузки 0000011_бббббб ххххххх_хххххххх
4д. Загрузить байт данных 0010011_иииииии ххххххх_хххххххх
4е. Зафиксировать данные 1110111_00000000 ххххххх_хххххххх (1)
4ф. Страница записи EEPROM (1)
4г. Опрос для записи страницы завершен 0110011_00000000 хххххох_хххххххх (2)

2549Q–АВР–02/2014
Таблица 30-18. Инструкция по программированию JTAG (продолжение)
Установить (продолжение)азнак равностаршие биты адреса,бзнак равномладшие биты адреса,сзнак равнорасширенные биты адреса,ЧАСзнак равно0 - младший байт, 1 - старший байт, о
знак равноданные,язнак равноданные в, x = все равно
5а. Введите чтение EEPROM 0100011_00000011 ххххххх_хххххххх
5б. Загрузить старший байт адреса 0000111_аааааааа ххххххх_хххххххх (10)

5в. Младший байт адреса загрузки 0000011_бббббб ххххххх_хххххххх
0110011_бббббб ххххххх_хххххххх
5д. Прочитать байт данных 0110010_00000000 ххххххх_хххххххх
0110011_00000000 хххххх_оооооооо
6а. Введите Fuse Запись 0100011_01000000 ххххххх_хххххххх
6б. Младший байт данных загрузки(6) 0010011_иииииии ххххххх_хххххххх (3)

6в. Запись расширенного байта предохранителя (1)
6д. Опрос для Fuse Write завершен 0110111_00000000 хххххох_хххххххх (2)

6е. Младший байт данных загрузки(7) 0010011_иииииии ххххххх_хххххххх (3)
6ф. Запись старшего байта предохранителя (1)
6г. Опрос для Fuse Write завершен 0110111_00000000 хххххох_хххххххх (2)

6ч. Младший байт данных загрузки(7) 0010011_иииииии ххххххх_хххххххх (3)
6и. Запись младшего байта предохранителя (1)
6ж. Опрос для Fuse Write завершен 0110011_00000000 хххххох_хххххххх (2)

7а. Введите бит блокировки Запись 0100011_00100000 ххххххх_хххххххх
7б. Загрузить байт данных(9) 0010011_11ииииии ххххххх_хххххххх (4)

7в. Биты блокировки записи (1)
7д. Опрос для блокировки бита записи завершен 0110011_00000000 хххххох_хххххххх (2)
8а. Введите Fuse/Lock Bit Read 0100011_00000100 ххххххх_хххххххх
8б. Чтение расширенного байта предохранителя(6)
8в. Чтение старшего байта предохранителя(7)
8д. Чтение младшего байта предохранителя(8)

2549Q–АВР–02/2014
Таблица 30-18. Инструкция по программированию JTAG (продолжение)
Установить (продолжение)азнак равностаршие биты адреса,бзнак равномладшие биты адреса,сзнак равнорасширенные биты адреса,ЧАСзнак равно0 - младший байт, 1 - старший байт, о
знак равноданные,язнак равноданные в, x = все равно
8е. Чтение битов блокировки(9) (5)
0110111_00000000 ххххххх_ххоооооо
0111010_00000000 ххххххх_хххххххх (5)
0111110_00000000 хххххх_оооооооо Предохранитель доп. байт
8ф. Чтение предохранителей и бит блокировки 0110010_00000000 хххххх_оооооооо Предохранитель Старший байт
0110110_00000000 хххххх_оооооооо Предохранитель Младший байт
0110111_00000000 хххххх_оооооооо Биты блокировки
9а. Введите прочитанный байт подписи 0100011_00001000 ххххххх_хххххххх
9б. Загрузить байт адреса 0000011_бббббб ххххххх_хххххххх
9в. Читать байт подписи
10а. Введите прочитанный байт калибровки 0100011_00001000 ххххххх_хххххххх
10б. Загрузить байт адреса 0000011_бббббб ххххххх_хххххххх
10в. Чтение калибровочного байта
11а. Загрузить команду «Нет операции»
Примечания: 1. Эта последовательность команд не требуется, если семь MSB правильно установлены предыдущей последовательностью команд (что обычно и
происходит).
2. Повторяйте до тех пор, покаознак равно1”.
3. Установите биты на «0», чтобы запрограммировать соответствующий предохранитель, на «1», чтобы отменить программирование предохранителя.
4. Установите биты на «0», чтобы запрограммировать соответствующий бит блокировки, на «1», чтобы оставить бит блокировки без изменений.
5. «0» = запрограммировано, «1» = не запрограммировано.

6. Битовое отображение для расширенного байта предохранителей указано вТабл. 30-3 на стр. 326.
7. Битовое отображение старшего байта предохранителей указано вТабл. 30-4 на стр. 327.
8. Битовое отображение младшего байта предохранителей указано вТабл. 30-5 на стр. 327.
9. Битовое отображение для байта битов блокировки указано вТабл. 30-1 на стр. 325.
10. Биты адреса, превышающие PCMSB и EEAMSB (Таблица 30-7а такжеТабл. 30-8 на стр. 328) все равно.
11. Все последовательности TDI и TDO представлены двоичными цифрами (0b...).

2549Q–АВР–02/2014
Рисунок 30-16.Последовательность конечного автомата для изменения/чтения слова данных
Тест-логика-сброс
0 1 1 1
Прогон-тест/холостой ход Сканирование Select-DR Выберите ИК-сканирование
0 0
1 1
Захват-ДР Захват-ИК
0 0
Shift-ДР 0 Shift-ИК 0
1 1
1 1
0 0
Пауза-DR 0 Пауза-ИК 0
1 1
0 0
1 1
Обновление-DR Обновление-ИК
1 0 1 0
30.9.11 Регистр байтов флэш-данных
Регистр байтов данных флэш-памяти обеспечивает эффективный способ загрузки всего буфера страницы флэш-памяти перед выполнением записи
страницы или считывания/проверки содержимого флэш-памяти. Конечный автомат устанавливает управляющие сигналы для флэш-памяти и
воспринимает строб-сигналы из флэш-памяти, поэтому необходимо вводить/исключать только слова данных.
Регистр байтов флэш-данных фактически состоит из 8-битной цепочки сканирования и 8-битного временного регистра. Во время
загрузки страницы состояние Update-DR копирует содержимое цепочки сканирования во временный регистр и инициирует
последовательность записи, которая в течение 11 циклов TCK загружает содержимое временного регистра в буфер страницы флэш-
памяти. AVR автоматически чередует запись младшего и старшего байтов для каждого нового состояния Update-DR, начиная с
младшего байта для первого Update-DR, обнаруженного после ввода команды PROG_PAGELOAD. Счетчик программ предварительно
увеличивается перед записью младшего байта, за исключением первого записываемого байта. Это гарантирует, что первые данные
будут записаны по адресу, установленному PROG_COMMANDS, и загрузка последнего места в буфере страницы не приведет к
увеличению счетчика программ на следующей странице.
Во время чтения страницы содержимое выбранного байта флэш-памяти записывается в регистр байтов данных флэш-памяти
в состоянии Capture-DR. AVR автоматически переключается между чтением младшего и старшего байта для каждого нового
состояния Capture-DR, начиная с младшего байта для первого Capture-DR, обнаруженного после ввода команды
PROG_PAGEREAD. Счетчик программ увеличивается после чтения каждого старшего байта, включая первый прочитанный
байт. Это гарантирует, что первые данные захватываются с первого адреса, установленного PROG_COMMANDS, и чтение
последнего местоположения на странице приводит к увеличению счетчика программ на следующей странице.

2549Q–АВР–02/2014
Рисунок 30-17.Регистр байтов флэш-данных
СТРОБЫ
Состояние
Машина
ТДИ
АДРЕС
Вспышка
ЭСППЗУ
Предохранители
Биты блокировки
Д
А
Т
А
ТДО
Конечный автомат, управляющий регистром байтов флэш-данных, тактируется TCK. Во время нормальной работы, когда восемь битов
сдвигаются для каждого байта флэш-памяти, тактовые циклы, необходимые для навигации по TAP-контроллеру, автоматически передают
конечному автомату регистр байтов данных флэш-памяти с достаточным количеством тактовых импульсов, чтобы завершить его работу
прозрачно для пользователя. Однако, если между каждым состоянием Update-DR во время загрузки страницы смещается слишком мало битов,
контроллер TAP должен оставаться в состоянии Run-Test/Idle в течение некоторых циклов TCK, чтобы гарантировать, что между каждым Update-
DR проходит не менее 11 циклов TCK. состояние.
30.9.12 Алгоритм программирования
Все приведенные ниже ссылки типа «1a», «1b» и т. д. относятся кТабл. 30-18 на стр. 347.
30.9.13 Вход в режим программирования
1. Введите инструкцию JTAG AVR_RESET и сдвиньте 1 в регистр сброса.

2. Введите инструкцию PROG_ENABLE и сдвиньте 0b1010_0011_0111_0000 в регистр разрешения программирования.
30.9.14 Выход из режима программирования
1. Введите инструкцию JTAG PROG_COMMANDS.

2. Отключите все инструкции по программированию, не используя инструкцию по эксплуатации 11a.
3. Введите команду PROG_ENABLE и сдвиньте 0b0000_0000_0000_0000 в регистр разрешения программирования.

4. Введите инструкцию JTAG AVR_RESET и сдвиньте 0 в регистр сброса.
30.9.15 Выполнение стирания чипа

2. Запустите Chip Erase, используя инструкцию по программированию 1a.
3. Запросите завершение стирания чипа, используя инструкцию программирования 1b, или подождите t.WLRH_CE(Ссылаться наТабл. 30-14 на
стр. 338).

2549Q–АВР–02/2014
30.9.16 Программирование флэш-памяти
Перед программированием флэш-памяти необходимо выполнить стирание чипа,см. «Выполнение стирания чипа» на стр. 351..

2. Включите запись во флэш-память с помощью инструкции по программированию 2a.
3. Загрузить расширенный старший байт адреса, используя инструкцию программирования 2b.
4. Загрузите старший байт адреса, используя инструкцию программирования 2c.
5. Загрузить младший байт адреса, используя инструкцию программирования 2d.
6. Загрузите данные, используя инструкции по программированию 2e, 2f и 2g.
7. Повторите шаги 5 и 6 для всех командных слов на странице.

8. Запишите страницу, используя инструкцию программирования 2h.
9. Опросите завершение записи во флэш-память с помощью инструкции программирования 2i или дождитесь t.ВЛРХ(Ссылаться наТабл. 30-14 на стр. 338
).
10. Повторяйте шаги с 3 по 9, пока не будут запрограммированы все данные.
Более эффективной передачи данных можно добиться с помощью инструкции PROG_PAGELOAD:

2. Включите запись во флэш-память с помощью инструкции по программированию 2a.
3. Загрузите адрес страницы, используя инструкции по программированию 2b, 2c и 2d. PCWORD (см.Табл. 30-7 на стр. 328)
используется для адресации в пределах одной страницы и должен быть записан как 0.
4. Введите инструкцию JTAG PROG_PAGELOAD.
5. Загрузите всю страницу, сдвигая все слова инструкций на странице побайтно, начиная с младшего бита первой инструкции на
странице и заканчивая старшим битом последней инструкции на странице. Используйте Update-DR, чтобы скопировать
содержимое регистра байтов данных флэш-памяти в расположение страницы флэш-памяти и автоматически увеличить
счетчик программ перед каждым новым словом.
7. Запишите страницу, используя инструкцию программирования 2h.
8. Опросите завершение записи во флэш-память с помощью инструкции программирования 2i или дождитесь t.ВЛРХ(Ссылаться наТабл. 30-14 на стр. 338
).
9. Повторяйте шаги с 3 по 8, пока не будут запрограммированы все

30.9.17 данные. Чтение Flash

2. Включите чтение флэш-памяти с помощью инструкции по программированию 3a.
3. Загрузите адрес, используя инструкции по программированию 3b, 3c и 3d.
4. Считайте данные, используя инструкцию программирования 3e.
5. Повторяйте шаги 3 и 4, пока не будут прочитаны все данные.

Более эффективной передачи данных можно добиться с помощью инструкции PROG_PAGEREAD:

2. Включите чтение флэш-памяти с помощью инструкции по программированию 3a.
3. Загрузите адрес страницы, используя инструкции по программированию 3b, 3c и 3d. PCWORD (см.Табл. 30-7 на стр. 328)
используется для адресации в пределах одной страницы и должен быть записан как 0.
4. Введите инструкцию JTAG PROG_PAGEREAD.
5. Прочитайте всю страницу (или флэш-память), сдвинув все слова команд на странице (или флэш-памяти), начиная с младшего
бита первой инструкции на странице (флэш-память) и заканчивая старшим битом последней инструкции на странице.
(Вспышка). Состояние Capture-DR захватывает данные из флэш-памяти, а также автоматически увеличивает счетчик
программ после чтения каждого слова. Обратите внимание, что Capture-DR предшествует состоянию shift-DR. Следовательно,
первый сдвинутый байт содержит достоверные данные.

2549Q–АВР–02/2014
7. Повторяйте шаги с 3 по 6, пока не будут прочитаны все данные.
30.9.18 Программирование EEPROM
Перед программированием EEPROM необходимо выполнить стирание микросхемы.см. «Выполнение стирания чипа» на стр. 351..

2. Включите запись в EEPROM с помощью инструкции программирования 4a.
3. Загрузите старший байт адреса, используя инструкцию программирования 4b.
4. Загрузить младший байт адреса, используя инструкцию программирования 4c.
5. Загрузите данные, используя инструкции по программированию 4d и 4e.
6. Повторите шаги 4 и 5 для всех байтов данных на странице.

7. Запишите данные, используя инструкцию программирования 4f.
8. Опросите завершение записи EEPROM с помощью инструкции программирования 4g или дождитесь tВЛРХ(Ссылаться наТабл.
30-14 на стр. 338).
9. Повторяйте шаги с 3 по 8, пока не будут запрограммированы все данные.
Обратите внимание, что инструкция PROG_PAGELOAD не может использоваться при программировании EEPROM.
30.9.19 Чтение EEPROM

2. Включите чтение EEPROM с помощью инструкции программирования 5a.
3. Загрузите адрес, используя инструкции по программированию 5b и 5c.
4. Считайте данные, используя инструкцию программирования 5d.
5. Повторяйте шаги 3 и 4, пока не будут прочитаны все данные.

Обратите внимание, что инструкция PROG_PAGEREAD не может использоваться при чтении EEPROM.
30.9.20 Программирование фьюзов

2. Включите запись Fuse с помощью инструкции программирования 6a.
3. Загрузите старший байт данных, используя инструкции по программированию 6b. Битовое значение «0» запрограммирует соответствующий предохранитель,
«1» депрограммирует предохранитель.
4. Запишите старший байт предохранителя, используя инструкцию программирования 6c.
5. Опросите, завершена ли запись предохранителя, используя инструкцию программирования 6d, или подождите t.ВЛРХ(Ссылаться наТабл. 30-14 на стр.
338).
6. Загрузите младший байт данных, используя инструкции по программированию 6e. «0» запрограммирует предохранитель, «1» депрограммирует
предохранитель.
7. Запишите младший байт Fuse, используя инструкцию программирования 6f.
8. Опросите завершение записи предохранителя с помощью инструкции программирования 6g или дождитесь tВЛРХ(Ссылаться наТабл. 30-14 на стр.
338).
30.9.21 Программирование битов блокировки

2. Включите запись бита блокировки, используя инструкцию программирования 7a.
3. Загрузите данные, используя инструкции по программированию 7b. Значение бита «0» запрограммирует соответствующий бит блокировки, «1»
оставит бит блокировки неизменным.
4. Запишите биты блокировки, используя инструкцию программирования 7c.
5. Опросите завершение записи бита блокировки с помощью инструкции программирования 7d или дождитесь t.ВЛРХ(Ссылаться наТабл. 30-14 на стр.
338).

2549Q–АВР–02/2014
30.9.22 Чтение фьюзов и битов блокировки

2. Включите чтение бита предохранителя/блокировки с помощью инструкции программирования 8a.
3. Чтобы прочитать все биты предохранителей и замков, используйте инструкцию программирования 8e. Чтобы
прочитать только старший байт предохранителя, используйте инструкцию программирования 8b.
Чтобы прочитать только младший байт предохранителя, используйте инструкцию программирования 8c.
Чтобы прочитать только биты блокировки, используйте инструкцию программирования 8d.
30.9.23 Чтение байтов подписи

2. Включите считывание байта подписи с помощью инструкции программирования 9a.
3. Загрузите адрес 0x00, используя инструкцию программирования 9b.
4. Считайте первый байт подписи, используя инструкцию программирования 9c.
5. Повторите шаги 3 и 4 с адресом 0x01 и адресом 0x02, чтобы считать второй и третий байты подписи
соответственно.
30.9.24 Чтение калибровочного байта

2. Включите чтение байта калибровки с помощью инструкции программирования 10a.
3. Загрузите адрес 0x00, используя инструкцию программирования 10b.
4. Считайте байт калибровки, используя инструкцию программирования 10c.

2549Q–АВР–02/2014
31. Электрические характеристики
Абсолютные максимальные рейтинги*
Рабочая температура................................... от -55°C до +125°C * УВЕДОМЛЕНИЕ: Нагрузки, превышающие указанные в разделе «Абсолютные
максимальные значения», могут привести к необратимому
Температура хранения ...................................... от -65°C до +150°C повреждению устройства. Это только оценка нагрузки, и
функциональная работа устройства в тех или иных условиях,
Напряжение на любом контакте, кроме RESET кроме указанных в эксплуатационных разделах данной
по отношению к земле ................................от -0,5 В до ВCC+0,5 В спецификации, не подразумевается. Воздействие абсолютных
максимальных номинальных значений в течение длительного
Напряжение при СБРОСЕ относительно земли......-0,5В до +13,0В времени может повлиять на надежность устройства.
Максимальное рабочее напряжение ...................................... 6,0 В
Постоянный ток на вывод ввода/вывода .................................. ..... 40,0 мА
постоянный ток ВCCи контакты GND................................... 200,0 мА
31.1 Характеристики постоянного тока
ТА= от -40°С до 85°С, ВCC= от 1,8 В до 5,5 В (если не указано иное)
Символ Параметр Условие Мин. тип. Максимум. Единицы
(1)
Вход низкого напряжения, кроме ВCC= 1,8В - 2,4ВВ - 0,5 0,2 ВCC
0,3 ВCC (1)
ВИллинойс
XTAL1 и контакта сброса CC=2,4 В - 5,5 В - 0,5
Входное низкое напряжение,

ВИЛ1 В CC
= 1,8 В - 5,5 В - 0,5 0,1 ВCC
(1)
XTAL1 контакт
Входное низкое напряжение,

ВИл2 ВCCзнак равно
1,8 В - 5,5 В - 0,5 0,1 ВCC
(1)
PIN-код СБРОСА
0,7 ВCC (2)

Входное высокое напряжение,
ВCC= 1,8 В - 2,4 В ВCC+ 0,5
ВИХ Кроме XTAL1 и
ВCCзнак равно
2,4 В - 5,5 В 0,6 ВCC (2) ВCC+ 0,5
контакты СБРОСА
В
Входное высокое напряжение, ВCC= 1,8В - 2,4ВВ 0,8 ВCC
(2) ВCC+ 0,5
ВIH1 XTAL1 контакт CC= 2,4 В - 5,5 В 0,7 ВCC (2) ВCC+ 0,5
Входное высокое напряжение,
ВIH2 ВCC= 1. 8В - 5,5В 0,9 ВCC
(2) ВCC+ 0,5
PIN-код СБРОСА
Выходное низкое напряжение(3), яПР= 20 мА, ВCC= 5В я 0,9

ВПР кроме контакта RESET ПР=10 мА, ВCC= 3В 0,6
Выходное высокое напряжение(4) яОЙ= -20 мА, ВCC= 5В я 4.2
ВОЙ , кроме контакта RESET ОЙ=-10 мА, ВCC= 3В 2.3
Входная утечка ВCC= 5,5 В, низкий контакт
яИллинойс
1
Текущий контакт ввода/вывода (абсолютное значение)
мкА
Входная утечка ВCC= 5,5 В, контакт высоко
яИХ 1
Текущий контакт ввода/вывода (абсолютное значение)
рRST Сброс подтягивающего резистора 30 60

к-
рПУ Подтягивающий резистор контакта ввода/вывода 20 50

2549Q–АВР–02/2014
ТА= от -40°С до 85°С, ВCC= от 1,8 В до 5,5 В (если не указано иное) (продолжение)
Символ Параметр Условие Мин. тип. Максимум. Единицы
Активный 1МГц, ВCC= 2В

0,5 0,8
(ATmega640/1280/2560/1В)

3.2 5
(ATmega640/1280/2560/1L)

10 14
(ATmega640/1280/1281/2560/2561)
Ток источника питания(5) мА
Холостой ход 1МГц, ВCC= 2В
0,14 0,22
яCC (ATmega640/1280/2560/1В)

0,7 1.1
(ATmega640/1280/2560/1L)

2,7 4
(ATmega640/1280/1281/2560/2561)
WDT включен, ВCC= 3В <5 15

Режим отключения питания мкА
WDT отключен, ВCC= 3В <1 7,5
Аналоговый компаратор ВCC= 5В
ВACIO <10 40 мВ
Входное напряжение смещения Вв= ВCC/2
Аналоговый компаратор ВCC= 5В

яACLK - 50 50 нА
Входной ток утечки Вв= ВCC/2
Аналоговый компаратор ВCC= 2,7 В 750
нс
тКИСЛОТА
Задержка распространения ВCC= 4,0 В 500
Примечания: 1. «Макс.» означает наивысшее значение, при котором контакт гарантированно будет считываться как низкий.
2. «Мин.» означает наименьшее значение, при котором вывод гарантированно считается высоким.
3. Хотя каждый порт ввода-вывода может потреблять больше, чем в условиях испытаний (20 мА при VCC = 5 В, 10 мА при VCC = 3 В) в установившихся
условиях (непереходных), необходимо соблюдать следующее:
ATmega1281/2561:
1.) Сумма всех IOL для портов A0-A7, G2, C4-C7 не должна превышать 100 мА.
2.) Сумма всех IOL для портов C0-C3, G0-G1, D0-D7 не должна превышать 100 мА.
3.) Сумма всех IOL для портов G3-G5, B0-B7, E0-E7 не должна превышать 100 мА.
4.) Сумма всех IOL для портов F0-F7 не должна превышать 100 мА.
ATmega640/1280/2560:
1.) Сумма всех IOL для портов J0-J7, A0-A7, G2 не должна превышать 200 мА.
2.) Сумма всех IOL для портов C0-C7, G0-G1, D0-D7, L0-L7 не должна превышать 200 мА.
3.) Сумма всех IOL для портов G3-G4, B0-B7, H0-B7 не должна превышать 200 мА.
4.) Сумма всех IOL, для портов E0-E7, G5 не должна превышать 100мА.
5.)Сумма всех IOL, для портов F0-F7, K0-K7 не должна превышать 100мА.
Если IOL превышает условия испытаний, VOL может превышать соответствующую спецификацию. Не гарантируется, что контакты выдержат ток, превышающий
указанные условия испытаний.
4. Хотя каждый порт ввода/вывода может подавать больше, чем в условиях испытаний (20 мА при VCC = 5 В, 10 мА при VCC = 3 В) в
установившемся режиме (непереходном), необходимо соблюдать следующее:
ATmega1281/2561:
1)Сумма всех IOH для портов A0-A7, G2, C4-C7 не должна превышать 100мА.
2)Сумма всех IOH, для портов C0-C3, G0-G1, D0-D7 не должна превышать 100мА.
3)Сумма всех IOH, для портов G3-G5, B0-B7, E0-E7 не должна превышать 100мА.
4)Сумма всех IOH для портов F0-F7 не должна превышать 100мА.
ATmega640/1280/2560:
1)Сумма всех IOH для портов J0-J7, G2, A0-A7 не должна превышать 200мА.
2) Сумма всех IOH для портов C0-C7, G0-G1, D0-D7, L0-L7 не должна превышать 200мА.
3)Сумма всех IOH для портов G3-G4, B0-B7, H0-H7 не должна превышать 200мА.
4)Сумма всех IOH, для портов E0-E7, G5 не должна превышать 100мА.
5)Сумма всех IOH, для портов F0-F7, K0-K7 не должна превышать 100мА.

2549Q–АВР–02/2014
Если IOH превышает условия испытаний, VOH может превышать соответствующую спецификацию. Не гарантируется, что на штыри будет поступать ток,
превышающий указанные условия испытаний.
5. Ценности с«PRR1 — Регистр снижения мощности 1» на стр. 56включен (0xFF).
31.2 Уровни скорости
Максимальная частота зависит от VСС.Как показано вРисунок 31-1впадинаРис. 31-4 на стр. 358, максимальная частота по
отношению к VCCкривая является линейной между 1,8 В < VCC< 2,7 В и между 2,7 В < ВCC< 4,5 В.
31.2.1 8 МГц
Рисунок 31-1.Максимальная частота относительно VCC, ATmega640V/1280V/1281V/2560V/2561V
8 МГц
4 МГц Безопасная рабочая зона
1,8 В 2,7 В 5,5 В
Рисунок 31-2. Максимальная частота относительно VCCкогда также раздел No-Read-While-Write(1),

ATmega2560V/ATmega2561V, используется
8 МГц
Безопасная рабочая зона
2 МГц
1,8 В 2,7 В 5,5 В
Примечание: 1. При использовании только раздела чтения-во время-записи памяти программ более высокая скорость может быть достигнута при низком
напряжении, см.«Чтение во время записи и запрет чтения во время записи разделов флэш-памяти» на стр. 310для адресов.

2549Q–АВР–02/2014
31.2.2 16 МГц
Рисунок 31-3.Максимальная частота относительно VCC, ATmega640/ATmega1280/ATmega1281
16 МГц
8 МГц
2,7 В 4,5 В 5,5 В
Рисунок 31-4.Максимальная частота относительно VCC, ATmega2560/ATmega2561
16 МГц
4,5 В 5,5 В

2549Q–АВР–02/2014
31.3 Характеристики часов
31.3.1 Точность калиброванного внутреннего RC-генератора
Таблица 31-1. Точность калибровки внутреннего RC-генератора
Частота ВCC Температура Точность калибровки
Заводская калибровка 8,0 МГц 3В 25-С ±10%

1,8 В - 5,5 В(1)
Пользовательская калибровка 7,3 МГц - 8,1 МГц - 40-С - 85-С ±1%
2,7 В - 5,5 В(2)
Примечания: 1. Диапазон напряжения для ATmega640V/1281V/1280V/2561V/2560V.

2. Диапазон напряжений для ATmega640/1281/1280/2561/2560.
31.3.2 Сигналы внешнего тактового привода
Рисунок 31-5.Сигналы внешнего тактового привода
ВIH1
ВИЛ1
31.4 Внешний привод часов
Таблица 31-2. Внешний тактовый привод
ВCC= 1,8 В - 5,5 В ВCC= 2,7 В - 5,5 В ВCC= 4,5 В - 5,5 В
Символ Параметр Мин. Максимум. Мин. Максимум. Мин. Максимум. Единицы
1/тCLCL Частота генератора 0 2 0 8 0 16 МГц
тCLCL Период часов 500 125 62,5
тCHCX Пора 200 50 25 нс
тCLCX Низкое время 200 50 25
тCLCH Время нарастания 2.0 1,6 0,5

-с
тХКЛ Осень Время 2.0 1,6 0,5
Изменение периода от одного
-тCLCL 2 2 2 %
тактового цикла к другому

2549Q–АВР–02/2014
31.5 Характеристики системы и сброса
Таблица 31-3. Характеристики сброса, снижения напряжения и внутреннего напряженияХарактеристики
Символ Параметр Условие Мин. Тип Максимум Единицы
ВRST Пороговое напряжение контакта RESET 0,2 ВCC 0,9 ВCC В
тRST Минимальная ширина импульса на контакте RESET 2,5 мкс
ВГИСТ Гистерезис детектора пониженного напряжения 50 мВ
тБПК Минимальная длительность импульса при сбросе по отключению питания 2 мкс
ВБГ Опорное напряжение запрещенной зоны ВCC=2,7 В, ТА= 25-С 1,0 1.1 1,2 В
тБГ Эталонное время запуска запрещенной зоны ВCC=2,7 В, ТА= 25-С 40 70 мкс
яБГ Потребляемый эталонный ток запрещенной зоны ВCC=2,7 В, ТА= 25-С 10 мкА
Примечание: 1. Сброс при включении питания не будет работать, если напряжение питания не ниже V.ГОРШОК(падение).
31.5.1 Стандартный сброс при включении питания
Эта реализация сброса при включении существовала в ранних версиях ATmega640/1280/1281/2560/2561. В таблице ниже описаны
характеристики этого сброса при включении питания, и он действителен только для следующих устройств:
• ATmega640: версия А
• ATmega2560: версии от A до E
• ATmega2561: версии от A до E
Таблица 31-4. Характеристики стандартного сброса при включении питания. ТА= от -40 до +85°С.
Символ Параметр Мин.(1) тип.(1) Максимум.(1) Единицы
Пороговое напряжение сброса при включении питания (рост)(2) 0,7 1,0 1,4 В
ВГОРШОК
Пороговое напряжение сброса при включении питания (падение)(3) 0,05 0,9 1,3 В
ВПСР Скорость наклона при включении питания 0,01 4,5 В/мс

Примечания: 1. Значения являются ориентировочными.
2. Порог, при котором устройство выходит из состояния сброса при повышении напряжения.
3. Пороговое напряжение сброса при включении питания (падение) не будет работать, если напряжение питания не ниже V.ГОРШОК.

2549Q–АВР–02/2014
31.5.2 Расширенный сброс при включении питания
Эта реализация сброса при включении существует в более новых версиях ATmega640/1280/1281/2560/2561. В таблице ниже описаны
характеристики этого сброса при включении питания, и он действителен только для следующих устройств:
• ATmega640: версия B и новее

• ATmega2560: версия F и новее
• ATmega2561: версия F и новее
Таблица 31-5.Характеристики расширенного сброса при включении питания. ТА= от -40 до +85°С.
Символ Параметр Мин.(1) тип.(1) Максимум.(1) Единицы
Пороговое напряжение сброса при включении питания (рост)(2) 1.1 1,4 1,6 В
ВГОРШОК
Пороговое напряжение сброса при включении питания (падение)(3) 0,6 1,3 1,6 В
ВПСР Скорость наклона при включении питания 0,01 В/мс

Примечания: 1. Значения являются ориентировочными.
2. Порог, при котором устройство выходит из состояния сброса при повышении напряжения.
3. Пороговое напряжение сброса при включении питания (падение) не будет работать, если напряжение питания не ниже V.ГОРШОК.
Таблица 31-6. Кодировка предохранителя BODLEVEL(1)
BODLEVEL 2:0 Предохранители Мин. ВБОТ тип. ВБОТ Максимум. ВБОТ Единицы
111 БПК отключен
110 1,7 1,8 2.0

101 2,5 2,7 2,9 В
100 4.1 4.3 4,5
011
010
Сдержанный
001
000
Примечание: 1. ВБОТможет быть ниже номинального минимального рабочего напряжения для некоторых устройств. Для устройств, в которых это так,
устройство тестируется до VCC= ВБОТво время производственного испытания. Это гарантирует, что сброс отключения питания произойдет
до того, как VCCпадает до напряжения, при котором правильная работа микроконтроллера больше не гарантируется. Тест выполняется с
использованием BODLEVEL = 110 для работы на частоте 4 МГц для ATmega640V/1280V/1281V/2560V/2561V, BODLEVEL = 101 для работы на
частоте 8 МГц для ATmega640V/1280V/1281V/2560V/2561V и ATmega640/1280/1281 и = BOD-LEVEL. 100 для работы на частоте 16 МГц для
ATmega640/1280/1281/2560/2561.
31.6 Характеристики 2-проводного последовательного интерфейса
Табл. 31-7 на стр. 362описывает требования к устройствам, подключенным к 2-проводной последовательной шине. Двухпроводной
последовательный интерфейс ATmega640/1280/1281/2560/2561 соответствует или превосходит эти требования при указанных
условиях.
Символы времени относятся кРис. 31-6 на стр. 363.

2549Q–АВР–02/2014
Таблица 31-7. Требования к 2-проводной последовательной шине
Символ Параметр Условие Мин. Максимум. Единицы
ВИЛ Вход низковольтный - 0,5 0,3 ВCC
ВИХ Вход Высоковольтный 0,7 ВCC ВCC+ 0,5

В
(1)
Высь Гистерезис входов триггера Шмитта 0,05 В(2)
CC –
(1)
ОБЪЕМ
Выход Низковольтный 3 мА потребляемый ток 0 0,4
(1) 20 +
тр Время нарастания для SDA и SCL 300
0,1С(3)(2)
б
(1) 20 + нс
тоф Выходное время спада от VIHминк ВИЛмакс 10 пФ <Сб< 400 пФ(3) 250
0,1С(3)(2)
б
(1)
тсп Пики подавляются входным фильтром 0 50(2)
яя Входной ток для каждого контакта ввода/вывода 0,1 ВCC< Вя< 0,9 ВCC - 10 10 мкА
С(1)
я Емкость для каждого контакта ввода/вывода – 10 ПФ
фСК
(4)> макс(16fСКЛ,
фСКЛ Тактовая частота SCL 0 400 кГц
250 кГц)(5)
фСКЛ- 100 кГц ВCC–0,4 В 1

------------------- - - -0---0
- - - 0---н---
--
- - - - - - - - - 3 мА с-- Сб
рупий Значение подтягивающего резистора -

фСКЛ> 100 кГц ВС-С–0,4 В 3 н с-
-- --- - - - - - - - - - - - - - - - - - -0---0
- ----
-----
- - - - - - - 3 мА Сб
фСКЛ- 100 кГц 4.0 –
тHD;STA Время удержания (повторяющееся) Условие СТАРТ
фСКЛ> 100 кГц 0,6 –
фСКЛ- 100 кГц(6) 4.7 –
тНИЗКИЙ Низкий период часов SCL
фСКЛ> 100 кГц(7) 1,3 –
фСКЛ- 100 кГц 4.0 –
тВЫСОКО Старший период часов SCL
фСКЛ> 100 кГц 0,6 –
фСКЛ- 100 кГц 4.7 –
тСУ;СТА Время установки для повторного состояния ПУСК
фСКЛ> 100 кГц 0,6 –
мкс
фСКЛ- 100 кГц 0 3,45
тHD;дата Время хранения данных
фСКЛ> 100 кГц 0 0,9
фСКЛ- 100 кГц 250 –
тВс;дата Время настройки данных
фСКЛ> 100 кГц 100 –
фСКЛ- 100 кГц 4.0 –
тСУ;СТО Время установки для состояния STOP
фСКЛ> 100 кГц 0,6 –
Время простоя автобуса между состояниями фСКЛ- 100 кГц 4.7 –

тБУФ STOP и START фСКЛ> 100 кГц 1,3 –
Примечание: 1. В ATmega640/1280/1281/2560/2561 этот параметр охарактеризован и не проверен на 100%.

2. Требуется только для fСКЛ> 100 кГц.
3. Сб= емкость одной линии шины в пФ.
4. фСК= тактовая частота процессора.
5. Это требование относится ко всем операциям с двухпроводным последовательным интерфейсом ATmega640/1280/1281/2560/2561. Другие устройства, подключенные
к 2-проводной последовательной шине, должны подчиняться только общему правилу f.СКЛтребование.

2549Q–АВР–02/2014
6. Фактический низкий период, генерируемый двухпроводным последовательным интерфейсом ATmega640/1280/1281/2560/2561, составляет (1/fСКЛ- 2/фСК),
таким образом, fСКдолжна быть больше 6 МГц, чтобы требование низкого времени строго выполнялось при fСКЛ= 100 кГц.
7. Фактический низкий период, генерируемый двухпроводным последовательным интерфейсом ATmega640/1280/1281/2560/2561, составляет (1/fСКЛ- 2/фСК),
таким образом, требование малого времени не будет строго соблюдаться для fСКЛ> 308 кГц при fСК= 8МГц. Тем не менее, устройства
ATmega640/1280/1281/2560/2561, подключенные к шине, могут обмениваться данными на полной скорости (400 кГц) с другими устройствами
ATmega640/1280/1281/2560/2561, а также с любым другим устройством с соответствующей скоростью.НИЗКИЙдопустимая маржа.
Рисунок 31-6.Синхронизация 2-проводной последовательной шины
бедро тр
тоф
tLOW tLOW
СКЛ
тГУ;СТА tHD;STA tHD;DAT тСУ;ДАТ
тСУ;СТО
ПДД
tBUF
31.7 Временные характеристики SPI
ВидетьРисунок 31-7а такжеРис. 31-8 на стр. 364для деталей.
Таблица 31-8. Временные параметры SPI
Описание Режим Мин. тип. Максимум.
1 период SCK Владелец ВидетьТабл. 21-5 на стр. 208
2 SCK высокий/низкий Владелец 50% рабочий цикл
3 Время подъема/спада Владелец 3,6

4 Настраивать Владелец 10
5 Держать Владелец 10
6 В СКК Владелец 0,5 • тсск
7 SCK на выход Владелец 10
8 SCK слишком высокий Владелец 10
9 СС от низкого до аута Раб 15
нс
10 период SCK Раб 4 • тск
11 SCK высокий/низкий(1) Раб 2 • тск
12 Время подъема/спада Раб 1600

13 Настраивать Раб 10
14 Держать Раб тск
15 SCK на выход Раб 15
16 SCK к SS высокий Раб 20
17 SS от высокого до трех состояний Раб 10
18 SS от низкого до SCK Раб 20
Примечание: 1. В режиме программирования SPI минимальный период высокого/низкого уровня сигнала SCK составляет:
- 2 тCLCLдля фСК< 12 МГц

- 3 тCLCLдля фСК> 12 МГц

2549Q–АВР–02/2014
Рисунок 31-7.Требования к синхронизации интерфейса SPI (главный режим)
SS
6 1
СКК
(КПОЛ = 0)
2 2
СКК
(КПОЛ = 1)
4 5 3
МиТАК
старший бит ... младший бит
(Ввод данных)
7 8
МОСИ
(вывод данных)
Рисунок 31-8. Требования к синхронизации интерфейса SPI (ведомый режим)
SS
10 16
9
СКК
(КПОЛ = 0)
11 11
СКК
(КПОЛ = 1)
13 14 12
МОСИ
(Ввод данных)
15 17
МиТАК
старший бит ... младший бит Икс
(вывод данных)

2549Q–АВР–02/2014
31.8 Характеристики АЦП – предварительные данные
Таблица 31-9. Характеристики АЦП, каналы с одним окончанием
Символ Параметр Условие Мин.(1) тип.(1) Максимум.(1) Единицы
разрешение Одностороннее преобразование 10 Биты

Одностороннее
преобразование VССЫЛКА= 4В, 2,25 2,5
ВCC= 4В, CLKАЦП= 200 кГц
преобразование VССЫЛКА= 4В, 3
ВCC= 4В, CLKАЦП= 1 МГц
Абсолютная точность (включая INL,
DNL, ошибку квантования, ошибку Одностороннее
усиления и смещения) преобразование VССЫЛКА= 4В,
2
ВCC= 4В, CLKАЦП= Режим
шумоподавления 200 кГц
преобразование VССЫЛКА= 4В,
3
ВCC= 4В, CLKАЦП= 1 МГц
Режим шумоподавления младший бит
Интегральная нелинейность (INL) преобразование VССЫЛКА= 4В, 1,25
Дифференциальная нелинейность (DNL) преобразование VССЫЛКА= 4В, 0,5
Ошибка усиления преобразование VССЫЛКА= 4В, 2
Ошибка смещения преобразование VССЫЛКА= 4В, -2
Время преобразования Бесплатная работающая конверсия 13 260 мкс

Тактовая частота Одностороннее преобразование 50 1000 кГц
АВКК Аналоговое напряжение питания ВCC- 0,3 ВCC+ 0,3
ВССЫЛКА
Опорное напряжение 1,0 АВКК В
ВВ Входное напряжение ЗАЗЕМЛЕНИЕ

ВССЫЛКА
Входная пропускная способность 38,5 кГц
ВINT1 Внутреннее опорное напряжение 1,1 В 1,0 1.1 1,2

В
ВINT2 Внутреннее опорное напряжение 2,56 В 2,4 2,56 2,8
рССЫЛКА
Эталонное входное сопротивление 32 к-
рАЙН Сопротивление аналогового входа 100 М-
Примечание: 1. Значения являются ориентировочными.

2549Q–АВР–02/2014
Таблица 31-10.Характеристики АЦП, дифференциальные каналы
Единица измерения
Символ Параметр Условие Мин.(1) тип.(1) Максимум.(1) с

Выигрыш = 1× 8
разрешение Выигрыш = 10× 8 Биты
Выигрыш = 200× 7
Выигрыш = 1×
ВССЫЛКА= 4В, ВCC= 5 В 18

CLKАЦП= 50 - 200 кГц
Абсолютная точность (включая INL, DNL, ошибку
квантования, ошибку усиления и смещения)

ВССЫЛКА= 4В, ВCC= 5 В 2,5

Интегральная нелинейность (INL) ВССЫЛКА= 4В, ВCC= 5 В 5 младший бит

ВССЫЛКА= 4В, ВCC= 5 В 0,75

1,5
Дифференциальная нелинейность (DNL) ВССЫЛКА= 4В, ВCC= 5 В

Выигрыш = 1× 1,7
Ошибка усиления Выигрыш = 10× 1,7 %
Выигрыш = 200× 0,5

Ошибка смещения ВССЫЛКА= 4В, ВCC= 5 В 2 младший бит
Тактовая частота 50 200 кГц

2549Q–АВР–02/2014
Таблица 31-10.Характеристики АЦП, дифференциальные каналы (продолжение)
Единица измерения
Символ Параметр Условие Мин.(1) тип.(1) Максимум.(1) с

Время преобразования 65 260 мкс
АВКК Аналоговое напряжение питания ВCC- 0,3 ВCC+ 0,3
ВССЫЛКА
Опорное напряжение 2,7 АВСС - 0,5
В
ВВ Входное напряжение ЗАЗЕМЛЕНИЕ
ВCC
ВРАЗНИЦА Входное дифференциальное напряжение - ВССЫЛКА/Усиление ВССЫЛКА/Усиление
Выход преобразования АЦП - 511 511 младший бит
Входная пропускная способность 4 кГц
ВINT Внутреннее опорное напряжение 2.3 2,56 2,8 В
рССЫЛКА
Эталонное входное сопротивление 32 к-
рАЙН Сопротивление аналогового входа 100 М-

Примечание: Значения являются ориентировочными.
31.9 Синхронизация внешней памяти данных
Таблица 31-11.Характеристики внешней памяти данных, от 4,5 до 5,5 В, без состояния ожидания
Генератор 8 МГц Переменный осциллятор
Символ Параметр Мин. Максимум. Мин. Максимум. Единица измерения
0 1/тCLCL Частота генератора 0,0 16 МГц

1 тЛХЛЛ Длительность импульса ALE 115 1,0тCLCL-10
2 тАВЛЛ Адрес Действительный от A до ALE Low 57,5 0,5тCLCL-5(1)
Удержание адреса после низкого уровня ALE,
3а тLLAX_ST 5 5
доступ для записи

3б тLLAX_LD 5 5
доступ для чтения
4 тАВЛЦ Адрес Действительный от C до ALE Низкий 57,5 0,5тCLCL-5(1)

5 тАВРЛ Адрес действителен для RD Low 115 1,0тCLCL-10
6 тАВВЛ Адрес действителен до WR Low 115 1,0тCLCL-10
7 тLLWL ALE Low в WR Low 47,5 67,5 0,5тCLCL-15(2) 0,5тCLCL+5(2)

нс
8 тЛЛРЛ ALE Низкий в RD Низкий 47,5 67,5 0,5тCLCL-15(2) 0,5тCLCL+5(2)
9 твидеорегистратор
Настройка данных на RD High 40 40
10 тРЛДВ Чтение от низкого до действительного значения 75 1,0тCLCL-50
11 тRHDX Удержание данных после высокого уровня RD 0 0
12 тРЛРХ Ширина импульса РД 115 1,0тCLCL-10
13 тДВВЛ Настройка данных на низкий уровень WR 42,5 0,5тCLCL-20(1)

14 тWHDX Удержание данных после высокого уровня WR 115 1,0тCLCL-10
15 тДВВХ Данные действительны для высокого уровня WR 125 1,0тCLCL

16 тWLWH Ширина импульса WR 115 1,0тCLCL-10
Примечания: 1. Предполагается, что рабочий цикл часов составляет 50 %. Полупериод на самом деле является высоким временем внешних часов XTAL1.

2549Q–АВР–02/2014
2. Предполагается, что рабочий цикл тактовой частоты составляет 50 %. Полупериод на самом деле является низким временем внешних часов, XTAL1.
Таблица 31-12.Характеристики внешней памяти данных, от 4,5 до 5,5 В, 1 цикл ожидания

10 тРЛДВ Чтение от низкого до действительного значения 200 2,0 тCLCL-50
12 тРЛРХ Ширина импульса РД 240 2,0 тCLCL-10

нс
15 тДВВХ Данные действительны для высокого уровня WR 240 2,0 тCLCL
16 тWLWH Ширина импульса WR 240 2,0 тCLCL-10
Таблица 31-13. Характеристики внешней памяти данных, от 4,5 до 5,5 В, SRWn1 = 1, SRWn0 = 0


нс

14 тWHDX Удержание данных после высокого уровня WR 240 2,0 тCLCL-10 нс


2549Q–АВР–02/2014
Таблица 31-15.Характеристики внешней памяти данных, от 2,7 до 5,5 В, без состояния ожидания

1 тЛХЛЛ Длительность импульса ALE 235 тCLCL-15
2 тАВЛЛ Адрес Действительный от A до ALE Low 115 0,5тCLCL-10(1)
3а тLLAX_ST 5 5
доступ для записи

3б тLLAX_LD 5 5
доступ для чтения
4 тАВЛЦ Адрес Действительный от C до ALE Низкий 115 0,5тCLCL-10(1)

5 тАВРЛ Адрес действителен для RD Low 235 1,0тCLCL-15
6 тАВВЛ Адрес действителен до WR Low 235 1,0тCLCL-15
7 тLLWL ALE Low в WR Low 115 130 0,5тCLCL-10(2) 0,5тCLCL+5(2)

нс
8 тЛЛРЛ ALE Низкий в RD Низкий 115 130 0,5тCLCL-10(2) 0,5тCLCL+5(2)
9 твидеорегистратор
Настройка данных на RD High 45 45
10 тРЛДВ Чтение от низкого до действительного значения 190 1,0тCLCL-60
11 тRHDX Удержание данных после высокого уровня RD 0 0
12 тРЛРХ Ширина импульса РД 235 1,0тCLCL-15
13 тДВВЛ Настройка данных на низкий уровень WR 105 0,5тCLCL-20(1)

14 тWHDX Удержание данных после высокого уровня WR 235 1,0тCLCL-15
15 тДВВХ Данные действительны для высокого уровня WR 250 1,0тCLCL
16 тWLWH Ширина импульса WR 235 1,0тCLCL-15
Примечания: 1. Предполагается, что рабочий цикл тактовой частоты составляет 50 %. Полупериод на самом деле является высоким временем внешних часов XTAL1.
2. Предполагается, что рабочий цикл тактовой частоты составляет 50 %. Полупериод на самом деле является низким временем внешних часов, XTAL1.
Таблица 31-16.Характеристики внешней памяти данных, от 2,7 до 5,5 В, SRWn1 = 0, SRWn0 = 1


нс

2549Q–АВР–02/2014


нс

14 тWHDX Удержание данных после высокого уровня WR 485 2,0 тCLCL-15 нс

Рисунок 31-9.Синхронизация внешней памяти (SRWn1 = 0, SRWn0 = 0

Т1 Т2 Т3 Т4
Системные часы (CLKЦПУ)
АЛЭ
4 7
А15:8 Пред. адрес Адрес
15
2 3а 13
ДА7:0 Пред. данные Адрес ХХ Данные

Напишите
14
6 16
WR
3б 9 11
DA7:0 (XMBK = 0) Адрес с Данные
5 10
Читать
8 12
РД

2549Q–АВР–02/2014
Рисунок 31-10.Синхронизация внешней памяти (SRWn1 = 0, SRWn0 = 1)
Т1 Т2 Т3 Т4 Т5
АЛЭ
4 7
А15:8 с. адр.
Предварительно Адрес
15
2 3а 13
ДА7:0 v. данные
Предварительно Адрес ХХ Данные
Напишите
14
6 16
WR
3б 9 11
5 10
Читать
8 12
РД
Рисунок 31-11.Синхронизация внешней памяти (SRWn1 = 1, SRWn0 = 0)
Т1 Т2 Т3 Т4 Т5 Т6
АЛЭ
4 7
A15:8 предварительно с. адр. Адрес
15
2 3а 13
DA7:0 Предварительно v. данные Адрес ХХ Данные
Напишите
14
6 16
WR
3б 9 11
DA7:0 (XMBK = 0) Адресс Данные
5 10 Читать
8 12
РД

2549Q–АВР–02/2014
Рисунок 31-12.Синхронизация внешней памяти (SRWn1 = 1, SRWn0 = 1)()
Т1 Т2 Т3 Т4 Т5 Т6 Т7
АЛЭ
4 7
с. адр.
A15:8 предварительно Адрес
15
2 3а 13
v. данные
DA7:0 Предварительно Адрес ХХ Данные
Напишите
14
6 16
WR
3б 9 11
5 10
Читать
8 12
РД
Импульс ALE в последнем периоде (T4-T7) присутствует только в том случае, если следующая инструкция обращается к ОЗУ (внутреннему или
внешнему).

2549Q–АВР–02/2014
32. Типичные характеристики
На следующих диаграммах показано типичное поведение. Эти цифры не проверяются в процессе производства. Все измерения потребляемого тока выполняются со
всеми контактами ввода-вывода, сконфигурированными как входы, и с включенными внутренними подтяжками. В качестве источника тактового сигнала используется
генератор синусоидального сигнала с выходным напряжением «rail-to-rail».
Все измерения потребления тока в активном и холостом режиме выполняются со всеми установленными битами в регистрах PRR и,
таким образом, соответствующие модули ввода/вывода отключены. Также аналоговый компаратор отключается во время этих
измерений. Табл. 32-1 на стр. 378а такжеТабл. 32-2 на стр. 379показать дополнительное потребление тока по сравнению с ICC
Актив и яCCБездействует для каждого модуля ввода-вывода, управляемого регистром снижения мощности. Видеть«Регистр снижения мощности»
на стр. 52для деталей.
Потребляемая мощность в режиме Power-down не зависит от выбора часов.
Потребляемый ток зависит от нескольких факторов, таких как: рабочее напряжение, рабочая частота, загрузка контактов ввода/вывода,
скорость переключения контактов ввода/вывода, выполняемый код и температура окружающей среды. Доминирующими факторами являются
рабочее напряжение и частота.
Ток, потребляемый от контактов с емкостной нагрузкой, может быть оценен (для одного контакта) как Cл× ВCC× f, где Cл= емкость
нагрузки, ВCC= рабочее напряжение и f = средняя частота переключения контакта ввода/вывода.
Детали характеризуются частотами, превышающими пределы испытаний. Детали не гарантируют правильную работу
при частотах выше, чем указано в коде заказа.
Разница между потреблением тока в режиме пониженного энергопотребления с включенным сторожевым таймером и в режиме пониженного
энергопотребления с отключенным сторожевым таймером представляет собой дифференциальный ток, потребляемый сторожевым таймером.
32.1 Активный ток питания
Рисунок 32-1.Активный ток питания в зависимости от частоты (0,1–1,0 МГц)
2,5
2 5,5 В
5,0 В
1,5 4,5 В
яCC(мА)
4,0 В
1 3,3 В
2,7 В
0,5 1,8 В
0
0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1
Частота (МГц)

2549Q–АВР–02/2014
Рисунок 32-2.Активный ток питания в зависимости от частоты (1–16 МГц)
25
5,5 В
5,0 В
20
4,5 В
15
яCC(м А)
4,0 В
10
3,3 В
2,7 В
5
1,8 В
0
0 2 4 6 8 10 12 14 16
Рисунок 32-3.Активный ток питания против VCC(Внутренний RC-генератор, 8 МГц)
14
85°С
12 25°С
- 40°С
10
8
яCC(мА)
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)

2549Q–АВР–02/2014
Рисунок 32-4.Активный ток питания против VCC(Внутренний RC-генератор, 1 МГц)
2,5
- 40°С
85°С
2 25°С
1,5
яCC(мА)
0,5
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)
Рисунок 32-5.Активный ток питания против VCC(Внутренний RC-генератор, 128 кГц)
0,7
0,6
- 40°С
0,5
0,4
яCC(мА)
25°С
0,3 85°С
0,2
0,1
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)

2549Q–АВР–02/2014
32.2 Ток питания холостого хода
Рисунок 32-6.Ток питания в режиме ожидания в зависимости от низкой частоты (0,1–1,0 МГц)
0,6
5,5 В
0,5
5,0 В
0,4 4,5 В
4,0 В
яCC(мА)
0,3
3,3 В
0,2 2,7 В
1,8 В
0,1
0
0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1
Рисунок 32-7.Ток питания в режиме ожидания в зависимости от частоты (1–16 МГц)
5,5 В
6
5,0 В
5
4,5 В
яCC(мА)
4,0 В
3
2
3,3 В
2,7 В
1
1,8 В
0
0 2 4 6 8 10 12 14 16

2549Q–АВР–02/2014
Рисунок 32-8.Ток питания в режиме холостого хода в зависимости от напряженияCC(Внутренний RC-генератор, 8 МГц)
3,5
85°С
25°С
3 - 40°С
2,5
яCC(мА) 2
1,5
0,5
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)
Рисунок 32-9.Ток питания в режиме холостого хода в зависимости от напряженияCC(Внутренний RC-генератор, 1 МГц)
0,9
- 40°С
0,8
0,7
85°С
0,6 25°С
0,5
яCC(мА)
0,4
0,3
0,2
0,1
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)

2549Q–АВР–02/2014
Рисунок 32-10.Ток питания в режиме холостого хода в зависимости от напряженияCC(Внутренний RC-генератор, 128 кГц)I
0,3
- 40°С
0,25
0,2
яCC(мА)
0,15
25°С
85°С
0,1
0,05
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)
32.2.1 Ток питания модулей ввода/вывода
Приведенные ниже таблицы и формулы можно использовать для расчета дополнительного потребления тока для различных модулей ввода-
вывода в активном режиме и режиме ожидания. Включение или отключение модулей ввода-вывода контролируется регистром снижения
мощности. Видеть«Регистр снижения мощности» на стр. 52для деталей.
Таблица 32-1. Дополнительное потребление тока для различных модулей ввода/вывода (абсолютные значения)
бит PRR Типичные числа
ВCC= 2 В, F = 1 МГц ВCC= 3 В, F = 4 МГц ВCC= 5В, F = 8МГц

ПРУСАРТ3 8,0 мкА 51 мкА 220 мкА
ПРТВИ 12 мкА 75 мкА 315 мкА
PRTIM5 6,0 мкА 39 мкА 150 мкА
PRTIM2 11 мкА 72 мкА 300 мкА
ПРСПИ 15 мкА 95 мкА 400 мкА
ПРАДК 12 мкА 75 мкА 315 мкА

2549Q–АВР–02/2014
Таблица 32-2. Дополнительное потребление тока (в процентах) в активном режиме и режиме ожидания
Дополнительное потребление тока по сравнению с Дополнительное потребление тока по сравнению с

бит PRR Активен с внешними часами Бездействие с внешними часами
ПРУСАРТ3 3,0% 17%

ПРТВИ 4,4% 24%
PRTIM5 1,8% 10%
PRTIM4 1,8% 10%
PRTIM3 1,8% 10%
PRTIM2 4,3% 23%
PRTIM1 1,8% 10%
PRTIM0 1,5% 8,0%
ПРСПИ 3,3% 18%
ПРАДК 4,5% 24%
Можно рассчитать типичное потребление тока на основе цифр изТабл. 32-1 на стр. 378для других ВCCи
настройки частоты, чем указано вТаблица 32-2.
32.2.1.1 Пример 1
Рассчитайте ожидаемое потребление тока в режиме ожидания с включенными USART0, TIMER1 и TWI при VCC= 2,0 В и F
= 1 МГц. ОтТаблица 32-2, третий столбец, мы видим, что нам нужно добавить 17% для USART0, 24% для TWI и 10% для
модуля TIMER1. Чтение изРис. 32-6 на стр. 376, получаем, что ток потребления в режиме холостого хода составляет
~0,15 мА при VCC= 2,0 В и F = 1 МГц. Общее потребление тока в режиме ожидания с включенными USART0, TIMER1 и TWI
дает:
яCCобщий- 0,15мА- -1 + 0,17 + 0,24 + 0,10- - 0,227мА

2549Q–АВР–02/2014
32.3 Ток питания при отключении питания
Рисунок 32-11.Ток питания при отключении питания в зависимости от напряженияCC(Сторожевой таймер отключен)
4
85°С
3,5
2,5
яCC(мкА
)
1,5
1 - 40°С
25°С
0,5
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)
Рисунок 32-12.Ток питания при отключении питания в зависимости от напряженияCC(Сторожевой таймер включен)
12
85°С
10
- 40°С
8 25°С
яCC(мкА)
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)

2549Q–АВР–02/2014
32.4 Ток энергосбережения
Рисунок 32-13.Энергосберегающий ток питания в зависимости от напряженияCC(Сторожевой таймер отключен)
11
25°С
10
8
яCC(мкА)
4
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)
Рисунок 32-14.Энергосберегающий ток питания в зависимости от напряженияCC(Сторожевой таймер включен)
8 25°С
7
5
яCC(мкА)
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)

2549Q–АВР–02/2014
32.5 Ток питания в режиме ожидания
Рисунок 32-15.Ток питания в режиме ожидания в зависимости от напряженияCC(Сторожевой таймер отключен)
0,2
6МГц хтал
0,18 разрешение 6 МГц
0,16
4МГц хтал
0,12
яCC(мА)
0,1
разрешение 2 МГц
0,08 2МГц хтал
разрешение 455 кГц
0,04
0,02
32 кГц хтал
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)
32.6 Подтяжка штифта
Рисунок 32-16.Ток нагрузочного резистора контакта ввода/вывода в зависимости от входного напряжения (ВCC= 1,8 В)
60
50
40
яОП(мкА)
30
20
10 25°С
85°С
- 40°С
0
0 0,2 0,4 0,6 0,8 1 1,2 1,4 1,6 1,8 2
ВОП(В)

2549Q–АВР–02/2014
Рисунок 32-17.Ток нагрузочного резистора контакта ввода/вывода в зависимости от входного напряжения (ВCC= 2,7 В)
90
80
70
60
яОП(мкА)
50
40
30
20
85°С
10
25°С
0 - 40°С
0 0,5 1 1,5 2 2,5 3
ВОП(В)
Рисунок 32-18.Ток нагрузочного резистора контакта ввода/вывода в зависимости от входного напряжения (ВCC= 5В)
160
140
120
100
яОП(мкА)
80
60
40
20 25°С
85°С
0 - 40°С
0 1 2 3 4 5 6
ВОП(В)

2549Q–АВР–02/2014
Рисунок 32-19.Ток нагрузочного резистора сброса в зависимости от напряжения на выводе сброса (ВCC= 1,8 В)
40
35
30
25
яСБРОС НАСТРОЕК(мкА)
20
15
10
5 25°С
- 40°С
0 85°С
0 0,2 0,4 0,6 0,8 1 1,2 1,4 1,6 1,8 2
ВСБРОС НАСТРОЕК(В)
Рисунок 32-20.Ток нагрузочного резистора сброса в зависимости от напряжения на выводе сброса (ВCC= 2,7 В)
70
60
50
40
30
20
10 25°С
- 40°С
0 85°С
0 0,5 1 1,5 2 2,5 3

2549Q–АВР–02/2014
Рисунок 32-21.Ток нагрузочного резистора сброса в зависимости от напряжения на выводе сброса (ВCC= 5В)
120
100
80
60
40
20
25°С
- 40°С
0 85°С
0 1 2 3 4 5 6
32.7 Сила штифтового драйвера
Рисунок 32-22.Выходной контакт ввода/вывода Напряжение в зависимости от тока стока (ВCC= 3В)
0,9
85°С
0,8
0,7
25°С
- 40°С
0,6
0,5
(В)
В ПР
0,4
0,3
0,2
0,1
0
0 5 10 15 20 25
яПР(мА)

2549Q–АВР–02/2014
Рисунок 32-23.Выходное напряжение контакта ввода-вывода в зависимости от тока стока (ВCC= 5В)
0,6
85°С
0,5
25°С
0,4
- 40°С
ВПР(В)
0,3
0,2
0,1
0
0 5 10 15 20 25
яПР(мА)
Рисунок 32-24.Выходное напряжение контакта ввода-вывода в зависимости от тока источника (ВCC= 3В)
3,5
2,5
- 40°С
25°С
2
85°С
ВОЙ(В)
1,5
0,5
0
0 5 10 15 20 25
яОЙ(мА)

2549Q–АВР–02/2014
Рисунок 32-25.Выходное напряжение контакта ввода-вывода в зависимости от тока источника (ВCC= 5В)
5.1
4.9
4,8
ВОЙ(В)
4.7
4.6
- 40°С
4,5
25°С
4.4
85°С
4.3
0 5 10 15 20 25
яОЙ(мА)
32.8 Порог вывода и гистерезис
Рисунок 32-26.Входной/выходной контакт порогового напряжения в зависимости от VCC(ВИХ, вывод ввода-вывода читается как «1»)
3,5
- 40°С
3 25°С
85°С
2,5
2
Порог (В)
1,5
0,5
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)

2549Q–АВР–02/2014
Рисунок 32-27.Входной/выходной контакт порогового напряжения в зависимости от VCC(ВИллинойс, вывод ввода-вывода читается как «0»)
2,5 85°С
25°С
- 40°С
2
1,5
Порог (В)
0,5
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)
Рисунок 32-28.Входной/выходной контакт Входной гистерезис
0,8
- 40°С
0,7
0,6
Входной гистерезис (мВ)
0,5
25°С
0,4 85°С
0,3
0,2
0,1
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)

2549Q–АВР–02/2014
Рисунок 32-29.Пороговое напряжение на входе сброса в зависимости от ВCC(ВИХ, вывод ввода-вывода читается как «1»)
2,5
- 40°С
25°С
85°С
2
1,5
Порог (В)
0,5
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)
Рис. 32-30.Пороговое напряжение на входе сброса в зависимости от ВCC(ВИллинойс, вывод ввода-вывода читается как «0»)
2,5
85°С
25°С
- 40°С
2
1,5
Порог (В)
0,5
0
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)

2549Q–АВР–02/2014
Рис. 32-31.Гистерезис входного сигнала сброса по отношению к VCC
0,7
0,6
0,5
Входной гистерезис (мВ) 0,4
0,3
0,2
0,1 - 40°С
25°С
0 85°С
1,5 2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)
32.9 Порог БПК и смещение аналогового компаратора
Рис. 32-32.Пороговое значение БПК в зависимости от температуры (уровень БПК составляет 4,3 В)
4.4
4,35
рост В копия
Порог (В)
4.3
4,25
Падение Вкк
4.2
- 60 - 40 - 20 0 20 40 60 80 100
Температура (°С)

2549Q–АВР–02/2014
2,8
рост В копия
2,75
Порог (В)
2,7
2,65
2,6
- 60 - 40 - 20 0 20 40 60 80 100
1,9
1,85
Восходящий V копия
Порог ( V )
1,8
1,75
1,7
- 60 - 40 - 20 0 20 40 60 80 100

2549Q–АВР–02/2014
32.10 Скорость внутреннего генератора
Рис. 32-35.Частота сторожевого генератора в зависимости от VCC
128
126
- 40°С
124
122
25°С
ФRC(кГц)
120
118
116 85°С
114
2 2,5 3 3,5 4 4,5 5 5,5
ВCC(В)
Рис. 32-36.Частота сторожевого генератора в зависимости от температуры
128
126
124
122
ФRC(кГц)
120
2,1 В
2,7 В
118
3,3 В
4,0 В
116
5,5 В
114
- 60 - 40 - 20 0 20 40 60 80 100

2549Q–АВР–02/2014

Datasheet ATmega 2560 Engl (339-392)

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Datasheet ATmega 2560 Engl (339-392)

Загружено:

Авторское право:

Доступные форматы

Перевод: английский - русский - www.onlinedoctranslator.

30.8.1 Назначение контактов последовательного программирования

Таблица 30-15.Назначение контактов Последовательное программирование

Символ Штифты (TQFP-100) Контакты (TQFP-64) ввод/вывод Описание

ЗОП ПБ3 PE1 О Выход серийных данных

СКК ПБ1 ПБ1 я Серийные часы

Рисунок 30-10.Серийное программирование и проверка(1)

(SCK) определяются следующим образом:

30.8.2 Алгоритм последовательного программирования

Для программирования и проверки ATmega640/1280/1281/2560/2561 в режиме последовательного

ATmega640/V-1280/V-1281/V-2560/V-2561/V [ТЕХНИЧЕСКОЕ ОПИСАНИЕ] 339

8. Последовательность отключения питания (при

необходимости): Установите RESET на «1».

Символ Минимальная задержка ожидания

30.8.3 Набор инструкций последовательного программирования

Таблица 30-17а такжеРис. 30-11 на стр. 342описывает набор инструкций.

Таблица 30-17.Набор инструкций последовательного программирования

Инструкция/Эксплуатация Байт 1 Байт 2 Байт 3 Байт 4

Включение программирования $AC $53 $00 $00

Загрузить байт расширенного адреса(1) 4 доллара $00 Расширенный адрес $00

ATmega640/V-1280/V-1281/V-2560/V-2561/V [ТЕХНИЧЕСКОЕ ОПИСАНИЕ] 340

Инструкция/Эксплуатация Байт 1 Байт 2 Байт 3 Байт 4

старший байт данных

Чтение битов блокировки $58 $00 $00 байт данных

Читать байт подписи 30 долларов $00 0000 000аа байт данных

Чтение фьюз-битов 50 долларов $00 $00 байт данных

Чтение старших бит Fuse $58 $08 $00 байт данных

Чтение расширенных фьюз-битов 50 долларов $08 $00 байт данных

Чтение калибровочного байта $38 $00 $00 байт данных

Запись фьюз-битов $AC $A0 $00 байт данных в

Записать старшие биты предохранителя $AC $A8 $00 байт данных в

Запись расширенных фьюз-битов $AC $А4 $00 байт данных в

Примечания: 1. Не все инструкции применимы ко всем частям.

будет выполнена следующая инструкция.

ATmega640/V-1280/V-1281/V-2560/V-2561/V [ТЕХНИЧЕСКОЕ ОПИСАНИЕ] 341

Инструкция по последовательному программированию

Загрузить страницу памяти программы (старший/младший Запись страницы памяти программ/

Байт 1 Байт 2 Байт 3 Байт 4 Байт 1 Байт 2 Байт 3 Байт 4

р Адр LSB Адр MSB дС

30.8.4 Характеристики последовательного программирования

Характеристики модуля последовательного программирования см.«Временные характеристики SPI» на стр. 363.

Рисунок 30-12.Последовательное программирование сигналов

ПОСЛЕДОВАТЕЛЬНЫЙ ВВОД ДАННЫХ

ПОСЛЕДОВАТЕЛЬНЫЙ ВЫВОД ДАННЫХ

ПОСЛЕДОВАТЕЛЬНЫЙ ВХОД СИНХРОНИЗАЦИИ

30.9 Программирование через интерфейс JTAG

ATmega640/V-1280/V-1281/V-2560/V-2561/V [ТЕХНИЧЕСКОЕ ОПИСАНИЕ] 342

30.9.1 Программирование специальных инструкций JTAG

Рисунок 30-13.Последовательность конечного автомата для изменения командного слова

ATmega640/V-1280/V-1281/V-2560/V-2561/V [ТЕХНИЧЕСКОЕ ОПИСАНИЕ] 343

• Shift-ДР: Регистр сброса сдвигается по входу TCK

• Shift-ДР: Сигнатура разрешения программирования перемещается в регистр данных.

30.9.4 PROG_COMMANDS (0x5)

• Захват-ДР: результат предыдущей команды загружается в регистр данных

30.9.5 команду PROG_PAGELOAD (0x6)

• Shift-ДР: Регистр байтов данных флэш-памяти сдвигается по входу TCK.

ATmega640/V-1280/V-1281/V-2560/V-2561/V [ТЕХНИЧЕСКОЕ ОПИСАНИЕ] 344

Регистры данных выбираются регистрами инструкций JTAG, описанными в разделе«Программирование специальных

• Регистр команд программирования

30.9.8 Сбросить регистрацию

30.9.9 Регистрация активации программирования

Рисунок 30-14.Регистрация активации программирования

30.9.10 Регистр команд программирования