О заданиях

Цель работы – исследовать основные принципы синтеза ЗУ.

1) Синтезировать схему статического оперативного запоминающего

устройства с линейной (пословной) адресацией, состоящего из 16 ячеек
памяти, на основе D-триггеров;

2) Синтезировать схему статического оперативного запоминающего

устройства с двумерной адресацией;

3) Синтезировать регистровый файл ёмкостью 16 бит (4 четырехразрядных

слова) на основе четырех 4-х-разрядных параллельных регистров, на
информационные входы которых поступают записываемые данные.

Выполнение

Задание 1 «Схема статического оперативного запоминающего

устройства с линейной адресацией»

Схема SRAM с линейной (т. е. одномерной) адресацией выполнена в

среде NI Multisim и представлена на рис. 1.
 Рисунок 1 – Схема статического ОЗУ с линейной адресацией

Здесь 16 ЯП из D-триггеров 4013BD образуют квадратную матрицу 4x4.

Через соответствующий вход D в ЯП вводится информация, по команде на
входе C.
Информация хранится на выходе Q или считывается с него по
аналогичной команде. Адресация к ЯП производится ключами А и В, и далее
декодером 74155N.
Заносимые в конкретные ячейки биты информации набираются на
генераторе слов. Тактовый сигнал с этого же генератора используется для
синхронизации триггеров, декодера и мультиплексоров, а выход 5-го разряда
– для формирования сигнала типа разрешение записи/чтения. Записи
соответствует лог. 0, а чтению – лог. 1.
Вывод информации (чтение) производится по столбцам через
мультиплексоры 74LS153D. Для наглядности работы модели она снабжена
тремя HEX-дисплеями, которые (сверху вниз) отображают: вводимое слово,
адрес ЯП и читаемое слово. Кроме того, в каждой ЯП поставлен индикатор её
2
состояния (голубые светодиоды, подключенные через токоограничивающие
резисторы 130 Ом).
В данной системе считанная информация исчезает из памяти – это,
пожалуй, один из её недостатков.

Проведём тестирование схемы, запишем поочерёдно в строки 1-4 ЗУ

слова: 516, 916, F16, 116 – рис. 2-4:

Рисунок 2 – Запись в первую строку слова «5»

3
Рисунок 3 – Запись в третью строку слова «F»

4
 Рисунок 4 – Результат записи всех слов

Благодаря светодиодам, на рис. 4 видно, в какие строки какие были

записаны слова.
Также на рис. 2, уже произведена операция чтения из последней строки
ЗУ. Как видим на индикаторе U29 изображён адрес строки «3», а на
индикаторе U30 выводимое слово «1», ранее записанное в эту строку.

5
 Задание 2 «Схема статического ОЗУ с двумерной адресацией»

Рисунок 5 – Схема статического ОЗУ с двумерной адресацией

При необходимости побитовой записи/считывании информации

используют структурную организацию памяти в виде двумерного массива-
матрицы AxB с ЯП, которые можно выбирать на пересечении
соответствующих строк и столбцов. Простейший D-триггер не позволяет
сделать такого целенаправленного выбора.
Логику работы ЯП надо видоизменить так, чтобы она позволяла
проводить независимо эти операции. На рис. 5 показан вариант организации
подобной ЯП. Помимо логики выбора ячейки снабжены индивидуальной
индикацией их состояний и выводимой информации. Адрес конкретной
ячейки в массиве 4x4 задается ключами [0],[1] — для выбора номера строки
(от A0 до A3) через дешифратор 74155N [1] и ключами [2] и [3] — для выбора
номера столбца (от B0 до B3) через дешифратор 74155N [2].
Сигнал разрешения записи/чтения (W/R — Write/Read) подаётся
отдельным ключом [Space].

Проведём тестирование схемы – рис. 6-7.

6
Рисунок 6 – Запись в ЯП ОЗУ единиц «по диагоналям матрицы»

Рисунок 7 – Чтение из ЯП (0,0); (0,3); (3,0); (3,3)

7
 Задание 3 «Регистровый файл ёмкостью 16 бит на основе четырёх 4-х
разрядных параллельных регистров»

Рисунок 8 – Прототип регистрового файла ёмкостью 16 бит

на основе 4-разрядных параллельных регистров

Представленная на рис. 8 схема позволяет записывать и хранить в

(выбранных по адресу) регистрах 4-разрядные слова, выводить их на
семисегментные индикаторы, а также выводить выбранный разряд каждого
записанного слова на светодиодные индикаторы.

Рисунок 9 – Результаты записи слов в различные регистры, а также вывод

старшего разряда каждого слова
8
 Вывод

С помощью регистров можно синтезировать простые варианты

оперативного запоминающего устройства с различными типами адресации,
записи и чтения. Например, в этой работе были синтезированы и схема с
пословной записью, и схема с побитовой записью информации.
Реализации таких ОЗУ не обходятся и без дополнительных
комбинационных вспомогательных схем на логических элементах, а также без
готовых ИМС, таких как мультиплексоры и дешифраторы.