8 7 6 5 4 3 2 1

C013
PCI-EXPRESS EDGE CONNECTOR

D D
+3.3V_BUS
+3.3V_BUS +12V_BUS +12V_BUS PCIe RESET Buffered
+3.3V_BUS +3.3V_BUS
+3.3V_BUS
x16 PCIe +3.3V_BUS

B1 A1 PRESENCE
B2 +12V#B1 PRSNT1#A1 A2
DNI DNI B3 +12V#B2 +12V#A2 A3
DNI B4 +12V#B3 +12V#A3 A4 C158
SMCLK B5 GND#B4 GND#A4 A5 R102 100nF_6.3V
p.6 GPIO_4_SMBCLK SMCLK JTAG2
SMDAT B6 A6 JTDIO_LOOP System JTAG TDI and TDO are hard wired. 10K
p.6 GPIO_3_SMBDATA SMDAT JTAG3
B7 A7 see p. 20 for GPU JTAG connection
GND#B7 JTAG4

5
DNI B8 A8
B9 +3.3V#B8 JTAG5 A9 R103 0R 1 NC7SZ08P5X_NL
JTAG1 +3.3V#A9 p.6,15,18 1V_LDO_POK
B10 A10 4 PERST#_gated
+3.3V_BUS B11 3.3Vaux +3.3V#A10 A11 PERST# 2
WAKE# PERST# U100
Mechanical Key
B12 A12

3
B13 RSVD#B12 GND#A12 A13
B14 GND#B13 REFCLK+ A14 PCIE_REFCLKP p.2
p.2 PETp0_GFXRp0 B15 PETp0 REFCLK- A15 PCIE_REFCLKN p.2
p.2 PETn0_GFXRn0 B16 PETn0 GND#A15 A16 PERp0
GND#B16 PERp0 PERp0 p.2
B17 A17 PERn0 DNI
PRSNT2#B17 PERn0 PERn0 p.2
Place these caps as close to the PCIE B18 A18
B19 GND#B18 GND#A18 A19
connector as possible p.2 PETp1_GFXRp1 PETp1 RSVD#A19 Place R104 in U100
B20 A20
p.2 PETn1_GFXRn1 B21 PETn1 GND#A20 A21 PERp1
GND#B21 PERp1 PERp1 p.2
B22 A22 PERn1
GND#B22 PERn1 PERn1 p.2
B23 A23
p.2 PETp2_GFXRp2 B24 PETp2 GND#A23 A24
p.2 PETn2_GFXRn2 B25 PETn2 GND#A24 A25 PERp2
GND#B25 PERp2 PERp2 p.2
+12V_BUS B26 A26 PERn2
GND#B26 PERn2 PERn2 p.2
B27 A27 PERST#_gated R110 7.5K 9 8
p.2 PETp3_GFXRp3 B28 PETp3 GND#A27 A28 JTAG_TRSTB p.19
p.2 PETn3_GFXRn3 B29 PETn3 GND#A28 A29 PERp3 U101C
GND#B29 PERp3 PERp3 p.2
C CAP CER 10UF 20% 16V X5R B30 A30 PERn3 C160 74LCX125MTC C
PERn3 p.2

10
B31 RSVD#B30 PERn3 A31 100pF_50V
(1206)1.8MM H MAX B32 PRSNT2#B31 GND#A31 A32
B33 GND#B32 RSVD#A32 A33
p.2 PETp4_GFXRp4 B34 PETp4 RSVD#A33 A34
p.2 PETn4_GFXRn4 B35 PETn4 GND#A34 A35 PERp4
GND#B35 PERp4 PERp4 p.2
+12V_BUS B36 A36 PERn4
GND#B36 PERn4 PERn4 p.2
B37 A37 JTAG_TRSTB R111 7.5K 5 6
p.2 PETp5_GFXRp5 B38 PETp5 GND#A37 A38 PERST#_buf p.2,18
C151 C152 p.2 PETn5_GFXRn5 B39 PETn5 GND#A38 A39 PERp5 U101B
GND#B39 PERp5 PERp5 p.2
150nF_16V 150nF_16V B40 A40 PERn5 C161 74LCX125MTC
PERn5 p.2

4
B41 GND#B40 PERn5 A41 100pF_50V
p.2 PETp6_GFXRp6 B42 PETp6 GND#A41 A42
p.2 PETn6_GFXRn6 B43 PETn6 GND#A42 A43 PERp6
GND#B43 PERp6 PERp6 p.2
B44 A44 PERn6
GND#B44 PERn6 PERn6 p.2
B45 A45 DNI
+3.3V_BUS p.2 PETp7_GFXRp7 B46 PETp7 GND#A45 A46 +3.3V_BUS
p.2 PETn7_GFXRn7 B47 PETn7 GND#A46 A47 PERp7
CAP CER 10UF 10% 6.3V X5R GND#B47 PERp7 PERp7 p.2
B48 A48 PERn7 C159 100nF_6.3V
(0805)1.4MM MAX THICK B49 PRSNT2#B48 PERn7 A49
PERn7 p.2
B50 GND#B49 GND#A49 A50

14
p.2 PETp8_GFXRp8 B51 PETp8 RSVD#A50 A51
p.2 PETn8_GFXRn8 B52 PETn8 GND#A51 A52 PERp8
GND#B52 PERp8 PERp8 p.2
B53 A53 PERn8 PERST#_buf R112 7.5K 2 3
GND#B53 PERn8 PERn8 p.2
B54 A54
p.2 PETp9_GFXRp9 B55 PETp9 GND#A54 A55 U101A
+3.3V_BUS p.2 PETn9_GFXRn9 B56 PETn9 GND#A55 A56 PERp9 C162 74LCX125MTC
PERp9 p.2

7
1
B57 GND#B56 PERp9 A57 PERn9 100pF_50V
GND#B57 PERn9 PERn9 p.2
B58 A58
C155 C156 p.2 PETp10_GFXRp10 B59 PETp10 GND#A58 A59 PERST#_buf_delayed
C154 1uF_6.3V p.2 PETn10_GFXRn10 B60 PETn10 GND#A59 A60 PERp10
GND#B60 PERp10 PERp10 p.2
100nF_6.3V 10nF B61 A61 PERn10

13
GND#B61 PERn10 PERn10 p.2
B62 A62
p.2 PETp11_GFXRp11 B63 PETp11 GND#A62 A63
p.2 PETn11_GFXRn11 B64 PETn11 GND#A63 A64 PERp11 PERST#_gated 12 11
GND#B64 PERp11 PERp11 p.2 TESTEN p.19
B65 A65 PERn11
GND#B65 PERn11 PERn11 p.2
B66 A66 U101D
p.2 PETp12_GFXRp12 B67 PETp12 GND#A66 A67 74LCX125MTC
B p.2 PETn12_GFXRn12 B68 PETn12 GND#A67 A68 PERp12 B
GND#B68 PERp12 PERp12 p.2
B69 A69 PERn12
GND#B69 PERn12 PERn12 p.2
B70 A70
p.2 PETp13_GFXRp13 B71 PETp13 GND#A70 A71 +3.3V_BUS
p.2 PETn13_GFXRn13 B72 PETn13 GND#A71 A72 PERp13
GND#B72 PERp13 PERp13 p.2
B73 A73 PERn13 1V_LDO_POK
GND#B73 PERn13 PERn13 p.2
B74 A74 PERST#_gated
p.2 PETp14_GFXRp14 B75 PETp14 GND#A74 A75 PERST#_buf TESTEN
p.2 PETn14_GFXRn14 B76 PETn14 GND#A75 A76 PERp14 JTAG_TRSTB
GND#B76 PERp14 PERp14 p.2
B77 A77 PERn14
GND#B77 PERn14 PERn14 p.2
B78 A78
p.2 PETp15_GFXRp15 B79 PETp15 GND#A78 A79
p.2 PETn15_GFXRn15 B80 PETn15 GND#A79 A80 PERp15
GND#B80 PERp15 PERp15 p.2
PRESENCE B81 A81 PERn15
PRSNT2#B81 PERn15 PERn15 p.2
B82 A82
RSVD#B82 GND#A82
MPCIE100

SYMBOL LEGEND

DNI DO NOT
INSTALL

# ACTIVE
LOW

DIGITAL
GROUND

ANALOG
GROUND

A BUO BRING UP A
ONLY

CONFIDENTIAL & PROPRIETARY TO ADVANCED MICRO DEVICES INC.

8 7
© 2007 Advanced Micro Devices Advanced Micro Devices Inc.
This AMD Board schematic and design is the exclusive property of AMD,
and is provided only to entities under a non-disclosure agreement 1 Commerce Valley Drive East
with AMD for evaluation purposes. Further distribution or disclosure
is strictly prohibited. Use of this schematic and design for any purpose Markham, Ontario
other than evaluation requires a Board Technology License Agreement
with AMD. AMD makes no representations or warranties of any kind
regarding this schematic and design, including, not limited to, Date: Tuesday, November 10, 2009 Rev
any implied warranty of merchantibility or fitness for a particular
50
purpose, and disclaims responsibility forany consequences resulting Sheet 1
from use of the information included herein. of 21
Title RH JUNIPER GDDR5 1GB DP+DP/HDMI+DVI /sVGA Doc No. 102-C01301-00
6 5 4 3 2 1
 5 4 3 2 1

(2) JUNIPER PCIe Interface

NOTE: Some of the PCIE testpoints will
 be available through vias on traces.
U1B

TP101 PART 2 OF 15
AA38 Y33 PCIE_TX0P C100
p.1 PETp0_GFXRp0 PCIE_RX0P PCIE_TX0P PERp0 p.1
Y37 Y32 PCIE_TX0N 100nF_6.3V C101
p.1 PETn0_GFXRn0 PCIE_RX0N PCIE_TX0N PERn0 p.1
TP102 100nF_6.3V
Y35 W33 PCIE_TX1P C102
p.1 PETp1_GFXRp1 PCIE_RX1P PCIE_TX1P PERp1 p.1
W36 W32 PCIE_TX1N 100nF_6.3V C103
p.1 PETn1_GFXRn1 PCIE_RX1N PCIE_TX1N PERn1 p.1
TP103 100nF_6.3V
W38 U33 PCIE_TX2P C104
D p.1 PETp2_GFXRp2 PCIE_RX2P PCIE_TX2P PERp2 p.1 D
V37 U32 PCIE_TX2N 100nF_6.3V C105
p.1 PETn2_GFXRn2 PCIE_RX2N PCIE_TX2N PERn2 p.1
TP105 TP104 100nF_6.3V
V35 U30 PCIE_TX3P C106
p.1 PETp3_GFXRp3 PCIE_RX3P PCIE_TX3P PERp3 p.1
U36 U29 PCIE_TX3N 100nF_6.3V C107
p.1 PETn3_GFXRn3 PCIE_RX3N PCIE_TX3N PERn3 p.1
TP106 100nF_6.3V
U38 T33 PCIE_TX4P C108
p.1 PETp4_GFXRp4 PCIE_RX4P PCIE_TX4P PERp4 p.1
T37 T32 PCIE_TX4N 100nF_6.3V C110
p.1 PETn4_GFXRn4 PCIE_RX4N PCIE_TX4N PERn4 p.1
TP107 100nF_6.3V
T35 T30 PCIE_TX5P C111
p.1 PETp5_GFXRp5 PCIE_RX5P PCIE_TX5P PERp5 p.1
R36 T29 PCIE_TX5N 100nF_6.3V C109
p.1 PETn5_GFXRn5 PCIE_RX5N PCIE_TX5N PERn5 p.1
TP108 TP109 100nF_6.3V
R38 P33 PCIE_TX6P C112
p.1 PETp6_GFXRp6 PCIE_RX6P PCIE_TX6P PERp6 p.1
P37 P32 PCIE_TX6N 100nF_6.3V C113
p.1 PETn6_GFXRn6 PCIE_RX6N PCIE_TX6N PERn6 p.1
TP110 100nF_6.3V
P35 P30 PCIE_TX7P C114
p.1 PETp7_GFXRp7 PCIE_RX7P PCIE_TX7P PERp7 p.1
N36 P29 PCIE_TX7N 100nF_6.3V C115
p.1 PETn7_GFXRn7 PCIE_RX7N PCIE_TX7N PERn7 p.1
TP111 P 100nF_6.3V
N38 N33 PCIE_TX8P C116
p.1 PETp8_GFXRp8 PCIE_RX8P C PCIE_TX8P PERp8 p.1
M37 N32 PCIE_TX8N 100nF_6.3V C117
p.1 PETn8_GFXRn8 PCIE_RX8N PCIE_TX8N PERn8 p.1
TP113 TP112 I 100nF_6.3V
M35 N30 PCIE_TX9P C118
p.1 PETp9_GFXRp9
L36 PCIE_RX9P E PCIE_TX9P N29 PCIE_TX9N 100nF_6.3V C119 PERp9 p.1
p.1 PETn9_GFXRn9 PCIE_RX9N PCIE_TX9N PERn9 p.1
TP114 X 100nF_6.3V
L38 L33 PCIE_TX10P C120
p.1 PETp10_GFXRp10
K37 PCIE_RX10P P PCIE_TX10P L32 PCIE_TX10N 100nF_6.3V C121 PERp10 p.1
p.1 PETn10_GFXRn10 PCIE_RX10N R PCIE_TX10N PERn10 p.1
TP115 100nF_6.3V
K35 E L30 PCIE_TX11P C122
p.1 PETp11_GFXRp11 PCIE_RX11P PCIE_TX11P PERp11 p.1
J36 L29 PCIE_TX11N 100nF_6.3V C123
p.1 PETn11_GFXRn11 PCIE_RX11N S PCIE_TX11N PERn11 p.1
TP116 TP117 100nF_6.3V
J38 S K33 PCIE_TX12P C124
p.1 PETp12_GFXRp12 PCIE_RX12P PCIE_TX12P PERp12 p.1
H37 K32 PCIE_TX12N 100nF_6.3V C125
p.1 PETn12_GFXRn12 PCIE_RX12N PCIE_TX12N PERn12 p.1
TP118 100nF_6.3V
H35 J33 PCIE_TX13P C126
p.1 PETp13_GFXRp13 PCIE_RX13P PCIE_TX13P PERp13 p.1
G36 J32 PCIE_TX13N 100nF_6.3V C127
p.1 PETn13_GFXRn13 PCIE_RX13N PCIE_TX13N PERn13 p.1
TP119 100nF_6.3V
G38 K30 PCIE_TX14P C128
p.1 PETp14_GFXRp14 PCIE_RX14P PCIE_TX14P PERp14 p.1
F37 K29 PCIE_TX14N 100nF_6.3V C129
p.1 PETn14_GFXRn14 PCIE_RX14N PCIE_TX14N PERn14 p.1
C TP121 TP120 100nF_6.3V C
F35 H33 PCIE_TX15P C130
p.1 PETp15_GFXRp15 PCIE_RX15P PCIE_TX15P PERp15 p.1
E37 H32 PCIE_TX15N 100nF_6.3V C131
p.1 PETn15_GFXRn15 PCIE_RX15N PCIE_TX15N PERn15 p.1
TP122 100nF_6.3V

+1V
AB35 Y30 PCIE_CALRP 1.27K R100
p.1 PCIE_REFCLKP PCIE_REFCLKP PCIE_CALRP
AA36 Y29 PCIE_CALRN 2.0K R101
p.1 PCIE_REFCLKN PCIE_REFCLKN PCIE_CALRN

AA30 AB39
p.1,18 PERST#_buf PERSTB PCIE_VSS#1 E39
+1.8V PCIE_VSS#2 F34
PCIE_VSS#3 F39
B100 BLM15AG121SN1D +PCIE_PVDD AB37 PCIE_VSS#4 G33
PCIE_PVDD PCIE_VSS#5 G34
PCIE_VSS#6 H31
C132 C133 C134 C135 PCIE_VSS#7 H34
10uF 1uF_6.3V 100nF_6.3V 10nF PCIE_VSS#8 H39
PCIE_VSS#9 J31
+1.8V PCIE_VSS#10 J34
PCIE_VSS#11 K31
AA31 PCIE_VSS#12 K34
AA32 PCIE_VDDR#1 PCIE_VSS#13 K39
AA33 PCIE_VDDR#2 PCIE_VSS#14 L31
C141 C142 C143 C136 C137 C138 C139 C140 AA34 PCIE_VDDR#3 PCIE_VSS#15 L34
4.7uF_6.3V 1uF_6.3V 1uF_6.3V 1uF_6.3V 1uF_6.3V 1uF_6.3V 100nF_6.3V 100nF_6.3V V28 PCIE_VDDR#4 PCIE_VSS#16 M34
W29 PCIE_VDDR#5 PCIE_VSS#17 M39
W30 PCIE_VDDR#6 PCIE_VSS#18 N31
Y31 PCIE_VDDR#7 PCIE_VSS#19 N34
PCIE_VDDR#8 PCIE_VSS#20 P31
+1V PCIE_VSS#21 P34
PCIE_VSS#22 P39
G30 PCIE_VSS#23 R34
G31 PCIE_VDDC#1 PCIE_VSS#24 T31
H29 PCIE_VDDC#2 PCIE_VSS#25 T34
C148 C149 C150 C144 C145 C146 C147 H30 PCIE_VDDC#3 PCIE_VSS#26 T39
B
10uF 1uF_6.3V 1uF_6.3V 1uF_6.3V 1uF_6.3V 1uF_6.3V 1uF_6.3V J29 PCIE_VDDC#4 PCIE_VSS#27 U31 B
J30 PCIE_VDDC#5 PCIE_VSS#28 U34
L28 PCIE_VDDC#6 PCIE_VSS#29 V34
M28 PCIE_VDDC#7 PCIE_VSS#30 V39
N28 PCIE_VDDC#8 PCIE_VSS#31 W31
R28 PCIE_VDDC#9 PCIE_VSS#32 W34
T28 PCIE_VDDC#10 PCIE_VSS#33 Y34
U28 PCIE_VDDC#11 PCIE_VSS#34 Y39
PCIE_VDDC#12 PCIE_VSS#35

JUNIPER XT A12 HF MVD SLT BIN1 TSMC FB12

A A

CONFIDENTIAL & PROPRIETARY TO ADVANCED MICRO DEVICES INC.

© 2007 Advanced Micro Devices Advanced Micro Devices Inc.
This AMD Board schematic and design is the exclusive property of AMD,
and is provided only to entities under a non-disclosure agreement 1 Commerce Valley Drive East
with AMD for evaluation purposes. Further distribution or disclosure
is strictly prohibited. Use of this schematic and design for any purpose Markham, Ontario
other than evaluation requires a Board Technology License Agreement
with AMD. AMD makes no representations or warranties of any kind
regarding this schematic and design, including, not limited to, Date: Tuesday, November 10, 2009 Rev
any implied warranty of merchantibility or fitness for a particular
50
purpose, and disclaims responsibility forany consequences resulting Sheet 2
from use of the information included herein. of 21
Title Doc No.
RH JUNIPER GDDR5 1GB DP+DP/HDMI+DVI /sVGA 102-C01301-00
5 4 3 2 1
 5 4 3 2 1

(3) JUNIPER MEM Interface Ch A&B

U1C U1D
p.4 DQA0_[31..0] DQA1_[31..0] p.4 p.5 DQB0_[31..0] DQB1_[31..0] p.5
PART 3 OF 15 PART 4 OF 15
D D
DQA0_0 C37 C18 DQA1_0 DQB0_0 C5 AA4 DQB1_0
DQA0_1 C35 DQA0_0 DQA1_0 A18 DQA1_1 DQB0_1 C3 DQB0_0 DQB1_0 AB6 DQB1_1
DQA0_2 A35 DQA0_1 DQA1_1 F18 DQA1_2 DQB0_2 E3 DQB0_1 DQB1_1 AB1 DQB1_2
DQA0_3 E34 DQA0_2 DQA1_2 D17 DQA1_3 DQB0_3 E1 DQB0_2 DQB1_2 AB3 DQB1_3
DQA0_4 G32 DQA0_3 DQA1_3 A16 DQA1_4 DQB0_4 F1 DQB0_3 DQB1_3 AD6 DQB1_4
DQA0_5 D33 DQA0_4 DQA1_4 F16 DQA1_5 DQB0_5 F3 DQB0_4 DQB1_4 AD1 DQB1_5
DQA0_6 F32 DQA0_5 DQA1_5 D15 DQA1_6 DQB0_6 F5 DQB0_5 DQB1_5 AD3 DQB1_6
DQA0_7 E32 DQA0_6 DQA1_6 E14 DQA1_7 DQB0_7 G4 DQB0_6 DQB1_6 AD5 DQB1_7
DQA0_8 D31 DQA0_7 DQA1_7 F14 DQA1_8 DQB0_8 H5 DQB0_7 DQB1_7 AF1 DQB1_8
DQA0_9 F30 DQA0_8 DQA1_8 D13 DQA1_9 DQB0_9 H6 DQB0_8 DQB1_8 AF3 DQB1_9
DQA0_10 C30 DQA0_9 DQA1_9 F12 DQA1_10 DQB0_10 J4 DQB0_9 DQB1_9 AF6 DQB1_10
DQA0_11 A30 DQA0_10 DQA1_10 A12 DQA1_11 DQB0_11 K6 DQB0_10 DQB1_10 AG4 DQB1_11
DQA0_11 M DQA1_11 DQB0_11 M DQB1_11
DQA0_12 F28 D11 DQA1_12 DQB0_12 K5 AH5 DQB1_12
DQA0_13 C28 DQA0_12 E DQA1_12 F10 DQA1_13 DQB0_13 L4 DQB0_12 E DQB1_12 AH6 DQB1_13
A28 DQA0_13 DQA1_13 A10 M6 DQB0_13 DQB1_13 AJ4
DQA0_14
DQA0_14
M DQA1_14
DQA1_14 DQB0_14
DQB0_14
M DQB1_14
DQB1_14
DQA0_15 E28 C10 DQA1_15 DQB0_15 M1 AK3 DQB1_15
DQA0_16 D27 DQA0_15 O DQA1_15 G13 DQA1_16 DQB0_16 M3 DQB0_15 O DQB1_15 AF8 DQB1_16
DQA0_17 F26 DQA0_16 R DQA1_16 H13 DQA1_17 DQB0_17 M5 DQB0_16 R DQB1_16 AF9 DQB1_17
DQA0_18 C26 DQA0_17 DQA1_17 J13 DQA1_18 DQB0_18 N4 DQB0_17 DQB1_17 AG8 DQB1_18
DQA0_19 A26 DQA0_18 Y DQA1_18 H11 DQA1_19 DQB0_19 P6 DQB0_18 Y DQB1_18 AG7 DQB1_19
DQA0_20 F24 DQA0_19 DQA1_19 G10 DQA1_20 DQB0_20 P5 DQB0_19 DQB1_19 AK9 DQB1_20
DQA0_21 C24 DQA0_20 DQA1_20 G8 DQA1_21 DQB0_21 R4 DQB0_20 DQB1_20 AL7 DQB1_21
DQA0_22 A24 DQA0_21 I DQA1_21 K9 DQA1_22 DQB0_22 T6 DQB0_21 I DQB1_21 AM8 DQB1_22
DQA0_23 E24 DQA0_22 N DQA1_22 K10 DQA1_23 DQB0_23 T1 DQB0_22 N DQB1_22 AM7 DQB1_23
DQA0_24 C22 DQA0_23 DQA1_23 G9 DQA1_24 DQB0_24 U4 DQB0_23 DQB1_23 AK1 DQB1_24
DQA0_24 T DQA1_24 DQB0_24 T DQB1_24
DQA0_25 A22 A8 DQA1_25 DQB0_25 V6 AL4 DQB1_25
DQA0_26 F22 DQA0_25 E DQA1_25 C8 DQA1_26 DQB0_26 V1 DQB0_25 E DQB1_25 AM6 DQB1_26
DQA0_27 D21 DQA0_26 DQA1_26 E8 DQA1_27 DQB0_27 V3 DQB0_26 DQB1_26 AM1 DQB1_27
DQA0_27 R DQA1_27 DQB0_27 R DQB1_27
DQA0_28 A20 A6 DQA1_28 DQB0_28 Y6 AN4 DQB1_28
DQA0_29 F20 DQA0_28 F DQA1_28 C6 DQA1_29 DQB0_29 Y1 DQB0_28 F DQB1_28 AP3 DQB1_29
DQA0_29 DQA1_29 DQB0_29 DQB1_29
DQA0_30 D19
DQA0_30
A DQA1_30
E6 DQA1_30 DQB0_30 Y3
DQB0_30
A DQB1_30
AP1 DQB1_30
DQA0_31 E18 A5 DQA1_31 DQB0_31 Y5 AP5 DQB1_31
DQA0_31 C DQA1_31 DQB0_31 C DQB1_31
p.4 MAA0_[8..0] MAA1_[8..0] p.4 p.5 MAB0_[8..0] MAB1_[8..0] p.5
E E
MAA0_0 G24 H19 MAA1_0 MAB0_0 P8 Y9 MAB1_0
MAA0_1 J23 MAA0_0 MAA1_0 H20 MAA1_1 MAB0_1 T9 MAB0_0 MAB1_0 W9 MAB1_1
MAA0_2 H24 MAA0_1 MAA1_1 L13 MAA1_2 MAB0_2 P9 MAB0_1 MAB1_1 AC8 MAB1_2
MAA0_3 J24 MAA0_2 MAA1_2 G16 MAA1_3 MAB0_3 N7 MAB0_2 MAB1_2 AC9 MAB1_3
C C
MAA0_4 H26 MAA0_3 MAA1_3 J16 MAA1_4 MAB0_4 N8 MAB0_3 MAB1_3 AA7 MAB1_4
MAA0_5 J26 MAA0_4 MAA1_4 H16 MAA1_5 MAB0_5 N9 MAB0_4 MAB1_4 AA8 MAB1_5
MAA0_6 H21 MAA0_5 MAA1_5 J17 MAA1_6 MAB0_6 U9 MAB0_5 MAB1_5 Y8 MAB1_6
MAA0_7 G21 MAA0_6 MAA1_6 H17 MAA1_7 MAB0_7 U8 MAB0_6 MAB1_6 AA9 MAB1_7
MAA0_8 H23 MAA0_7 MAA1_7 J19 MAA1_8 MAB0_8 T8 MAB0_7 MAB1_7 W8 MAB1_8
MAA0_8 MAA1_8 MAB0_8 MAB1_8

p.4 WCKA0_0 A32 C14 WCKA1_0 p.4 p.5 WCKB0_0 H3 AE4 WCKB1_0 p.5
C32 WCKA0_0 WCKA1_0 A14 H1 WCKB0_0 WCKB1_0 AF5
p.4 WCKA0b_0 WCKA0B_0 WCKA1B_0 WCKA1b_0 p.4 p.5 WCKB0b_0 WCKB0B_0 WCKB1B_0 WCKB1b_0 p.5
D23 E10 T3 AK6
p.4 WCKA0_1 WCKA0_1 WCKA1_1 WCKA1_1 p.4 p.5 WCKB0_1 WCKB0_1 WCKB1_1 WCKB1_1 p.5
p.4 WCKA0b_1 E22 D9 WCKA1b_1 p.4 p.5 WCKB0b_1 T5 AK5 WCKB1b_1 p.5
WCKA0B_1 WCKA1B_1 WCKB0B_1 WCKB1B_1
B B
p.4 EDCA0_0 C34 A E16 EDCA1_0 p.4 p.5 EDCB0_0 F6 A AB5 EDCB1_0 p.5
D29 EDCA0_0 EDCA1_0 E12 K3 EDCB0_0 EDCB1_0 AH1
p.4 EDCA0_1 EDCA0_1 N EDCA1_1 EDCA1_1 p.4 p.5 EDCB0_1 EDCB0_1 N EDCB1_1 EDCB1_1 p.5
p.4 EDCA0_2 D25 J10 EDCA1_2 p.4 p.5 EDCB0_2 P3 AJ9 EDCB1_2 p.5
p.4 EDCA0_3 E20 EDCA0_2 K EDCA1_2 D7 EDCA1_3 p.4 p.5 EDCB0_3 V5 EDCB0_2 K EDCB1_2 AM5 EDCB1_3 p.5
EDCA0_3 EDCA1_3 EDCB0_3 EDCB1_3

p.4 DDBIA0_0 A34 C16 DDBIA1_0 p.4 p.5 DDBIB0_0 G7 AC4 DDBIB1_0 p.5
E30 DDBIA0_0 A DDBIA1_0 C12 K1 DDBIB0_0 B DDBIB1_0 AH3
p.4 DDBIA0_1 DDBIA0_1 DDBIA1_1 DDBIA1_1 p.4 p.5 DDBIB0_1 DDBIB0_1 DDBIB1_1 DDBIB1_1 p.5
p.4 DDBIA0_2 E26 J11 DDBIA1_2 p.4 p.5 DDBIB0_2 P1 AJ8 DDBIB1_2 p.5
C20 DDBIA0_2 DDBIA1_2 F8 W4 DDBIB0_2 DDBIB1_2 AM3
p.4 DDBIA0_3 DDBIA0_3 DDBIA1_3 DDBIA1_3 p.4 p.5 DDBIB0_3 DDBIB0_3 DDBIB1_3 DDBIB1_3 p.5

p.4 ADBIA0 J21 G19 ADBIA1 p.4 p.5 ADBIB0 T7 W7 ADBIB1 p.5
ADBIA0 ADBIA1 ADBIB0 ADBIB1

p.4 CSA0b_0 K24 M13 CSA1b_0 p.4 p.5 CSB0b_0 P10 AD10 CSB1b_0 p.5
K27 CSA0B_0 CSA1B_0 K16 L10 CSB0B_0 CSB1B_0 AC10
CSA0B_1 CSA1B_1 CSB0B_1 CSB1B_1
K20 K17 W10 AA10
p.4 CASA0b CASA0B CASA1B CASA1b p.4 p.5 CASB0b CASB0B CASB1B CASB1b p.5
p.4 RASA0b K23 K19 RASA1b p.4 p.5 RASB0b T10 Y10 RASB1b p.5
K26 RASA0B RASA1B L15 N10 RASB0B RASB1B AB11
p.4 WEA0b WEA0B WEA1B WEA1b p.4 p.5 WEB0b WEB0B WEB1B WEB1b p.5

p.4 CKEA0 K21 J20 CKEA1 p.4 p.5 CKEB0 U10 AA11 CKEB1 p.5
CKEA0 CKEA1 CKEB0 CKEB1
p.4 CLKA0 H27 J14 CLKA1 p.4 p.5 CLKB0 L9 AD8 CLKB1 p.5
B
G27 CLKA0 CLKA1 H14 L8 CLKB0 CLKB1 AD7 B
p.4 CLKA0b CLKA0B CLKA1B CLKA1b p.4 p.5 CLKB0b CLKB0B CLKB1B CLKB1b p.5
+MVDD +MVDD

R3605 R3606
40.2R 40.2R
1% 1%
L18 MVREFD_A Y12 MVREFD_B
MVREFDA MVREFDB

C3603
R3608 MVREFD/S =0.7* C3602 R3607
MVREFD/S =0.7* 1uF_6.3V
100R
+MVDD +MVDD 243R R3603 MEM_CALRP0 M27 1uF_6.3V
100R
+MVDD
1% 243R R3604 MEM_CALRN0 L27 MEM_CALRP0 VDDR1 1%
VDDR1 MEM_CALRN0
(GDDR3/4/5)
(GDDR3/4/5) 243R
243R
R3601
R3602
MEM_CALRP1
MEM_CALRN1
M12
N12 MEM_CALRP1
R3609 MEM_CALRN1 R3610
40.2R 243R R3613 MEM_CALRP2 AH12 40.2R
1% 243R R3614 MEM_CALRN2 AG12 MEM_CALRP2 1%
R3615 51.1R DRST AH11 L20 MVREFS_A MEM_CALRN2 AA12 MVREFS_B
p.4,5 DRAM_RST DRAM_RST MVREFSA MVREFSB

R3611 NOT FOR PRODUCTION ‐ FOR BACKUP ONLY; R3612

C3608 R3600 JUNIPER XT A12 HF MVD SLT BIN1 TSMC FB12 C3606 JUNIPER XT A12 HF MVD SLT BIN1 TSMC FB12 C3607
100R 100R
10K 120pF_50V 1uF_6.3V 1uF_6.3V
1% 1%

PLEASE SEE BOM FOR QUALIFIED VALUES

A A

CONFIDENTIAL & PROPRIETARY TO ADVANCED MICRO DEVICES INC.

© 2007 Advanced Micro Devices Advanced Micro Devices Inc.
This AMD Board schematic and design is the exclusive property of AMD,
and is provided only to entities under a non-disclosure agreement 1 Commerce Valley Drive East
with AMD for evaluation purposes. Further distribution or disclosure
is strictly prohibited. Use of this schematic and design for any purpose Markham, Ontario
other than evaluation requires a Board Technology License Agreement
with AMD. AMD makes no representations or warranties of any kind
regarding this schematic and design, including, not limited to, Date: Tuesday, November 10, 2009 Rev
any implied warranty of merchantibility or fitness for a particular
50
purpose, and disclaims responsibility forany consequences resulting Sheet 3
from use of the information included herein. of 21
Title RH JUNIPER GDDR5 1GB DP+DP/HDMI+DVI /sVGA Doc No.
102-C01301-00
5 4 3 2 1
 5 4 3 2 1

(4) GDDR5 x16 MEM Channel A CH_A0 =U2000 & U2100 CH_A1 =U2200 & U2300 p.3 DQA1_[31..0] U2300 GDDR5 +MVDD

U2000 GDDR5 +MVDD U2100 GDDR5 +MVDD U2200 GDDR5 +MVDD M2 B1

p.3 DQA0_[31..0] DQ31 | DQ7 VDDQ-B1
p.3 DQA0_[31..0] p.3 DQA1_[31..0] M4 B3
M2 B1 M2 B1 M2 B1 N2 DQ30 | DQ6 VDDQ-B3 B12
M4 DQ31 | DQ7 VDDQ-B1 B3 M4 DQ31 | DQ7 VDDQ-B1 B3 M4 DQ31 | DQ7 VDDQ-B1 B3 N4 DQ29 | DQ5 VDDQ-B12 B14
N2 DQ30 | DQ6 VDDQ-B3 B12 N2 DQ30 | DQ6 VDDQ-B3 B12 N2 DQ30 | DQ6 VDDQ-B3 B12 T2 DQ28 | DQ4 VDDQ-B14 D1
N4 DQ29 | DQ5 VDDQ-B12 B14 N4 DQ29 | DQ5 VDDQ-B12 B14 N4 DQ29 | DQ5 VDDQ-B12 B14 T4 DQ27 | DQ3 VDDQ-D1 D3
T2 DQ28 | DQ4 VDDQ-B14 D1 T2 DQ28 | DQ4 VDDQ-B14 D1 T2 DQ28 | DQ4 VDDQ-B14 D1 V2 DQ26 | DQ2 VDDQ-D3 D12
T4 DQ27 | DQ3 VDDQ-D1 D3 T4 DQ27 | DQ3 VDDQ-D1 D3 T4 DQ27 | DQ3 VDDQ-D1 D3 V4 DQ25 | DQ1 VDDQ-D12 D14
V2 DQ26 | DQ2 VDDQ-D3 D12 V2 DQ26 | DQ2 VDDQ-D3 D12 V2 DQ26 | DQ2 VDDQ-D3 D12 DQA1_26 M13 DQ24 | DQ0 VDDQ-D14 E5
V4 DQ25 | DQ1 VDDQ-D12 D14 V4 DQ25 | DQ1 VDDQ-D12 D14 V4 DQ25 | DQ1 VDDQ-D12 D14 DQA1_27 M11 DQ23 | DQ15 VDDQ-E5 E10
DQA0_17 M13 DQ24 | DQ0 VDDQ-D14 E5 DQA0_4 M13 DQ24 | DQ0 VDDQ-D14 E5 DQA1_15 M13 DQ24 | DQ0 VDDQ-D14 E5 DQA1_28 N13 DQ22 | DQ14 VDDQ-E10 F1
DQA0_16 M11 DQ23 | DQ15 VDDQ-E5 E10 DQA0_3 M11 DQ23 | DQ15 VDDQ-E5 E10 DQA1_14 M11 DQ23 | DQ15 VDDQ-E5 E10 DQA1_25 N11 DQ21 | DQ13 VDDQ-F1 F3
DQA0_18 N13 DQ22 | DQ14 VDDQ-E10 F1 DQA0_2 N13 DQ22 | DQ14 VDDQ-E10 F1 DQA1_13 N13 DQ22 | DQ14 VDDQ-E10 F1 DQA1_24 T13 DQ20 | DQ12 VDDQ-F3 F12
DQA0_19 N11 DQ21 | DQ13 VDDQ-F1 F3 DQA0_0 N11 DQ21 | DQ13 VDDQ-F1 F3 DQA1_8 N11 DQ21 | DQ13 VDDQ-F1 F3 DQA1_29 T11 DQ19 | DQ11 VDDQ-F12 F14
D
DQA0_20 T13 DQ20 | DQ12 VDDQ-F3 F12 DQA0_1 T13 DQ20 | DQ12 VDDQ-F3 F12 DQA1_12 T13 DQ20 | DQ12 VDDQ-F3 F12 DQA1_30 V13 DQ18 | DQ10 VDDQ-F14 G2 D
DQA0_23 T11 DQ19 | DQ11 VDDQ-F12 F14 DQA0_6 T11 DQ19 | DQ11 VDDQ-F12 F14 DQA1_10 T11 DQ19 | DQ11 VDDQ-F12 F14 DQA1_31 V11 DQ17 | DQ9 VDDQ-G2 G13
DQA0_21 V13 DQ18 | DQ10 VDDQ-F14 G2 DQA0_7 V13 DQ18 | DQ10 VDDQ-F14 G2 DQA1_11 V13 DQ18 | DQ10 VDDQ-F14 G2 F13 DQ16 | DQ8 VDDQ-G13 H3
DQA0_22 V11 DQ17 | DQ9 VDDQ-G2 G13 DQA0_5 V11 DQ17 | DQ9 VDDQ-G2 G13 DQA1_9 V11 DQ17 | DQ9 VDDQ-G2 G13 F11 DQ15 | DQ23 VDDQ-H3 H12
F13 DQ16 | DQ8 VDDQ-G13 H3 F13 DQ16 | DQ8 VDDQ-G13 H3 F13 DQ16 | DQ8 VDDQ-G13 H3 E13 DQ14 | DQ22 VDDQ-H12 K3
F11 DQ15 | DQ23 VDDQ-H3 H12 F11 DQ15 | DQ23 VDDQ-H3 H12 F11 DQ15 | DQ23 VDDQ-H3 H12 E11 DQ13 | DQ21 VDDQ-K3 K12
E13 DQ14 | DQ22 VDDQ-H12 K3 E13 DQ14 | DQ22 VDDQ-H12 K3 E13 DQ14 | DQ22 VDDQ-H12 K3 B13 DQ12 | DQ20 VDDQ-K12 L2
DQ13 | DQ21 VDDQ-K3 M=1 DQ13 | DQ21 VDDQ-K3 M=1 DQ13 | DQ21 VDDQ-K3 DQ11 | DQ19 VDDQ-L2
E11 K12 E11 K12 E11 K12 B11 L13
B13 DQ12 | DQ20 VDDQ-K12 L2 Mirror B13 DQ12 | DQ20 VDDQ-K12 L2 Mirror B13 DQ12 | DQ20 VDDQ-K12 L2 A13 DQ10 | DQ18 VDDQ-L13 M1
B11 DQ11 | DQ19 VDDQ-L2 L13 B11 DQ11 | DQ19 VDDQ-L2 L13 B11 DQ11 | DQ19 VDDQ-L2 L13 A11 DQ9 | DQ17 VDDQ-M1 M3
A13 DQ10 | DQ18 VDDQ-L13 M1 A13 DQ10 | DQ18 VDDQ-L13 M1 A13 DQ10 | DQ18 VDDQ-L13 M1 DQA1_1 F2 DQ8 | DQ16 VDDQ-M3 M12
A11 DQ9 | DQ17 VDDQ-M1 M3 A11 DQ9 | DQ17 VDDQ-M1 M3 A11 DQ9 | DQ17 VDDQ-M1 M3 DQA1_0 F4 DQ7 | DQ31 VDDQ-M12 M14
DQA0_10 F2 DQ8 | DQ16 VDDQ-M3 M12 DQA0_31 F2 DQ8 | DQ16 VDDQ-M3 M12 DQA1_23 F2 DQ8 | DQ16 VDDQ-M3 M12 DQA1_2 E2 DQ6 | DQ30 VDDQ-M14 N5
DQA0_8 F4 DQ7 | DQ31 VDDQ-M12 M14 DQA0_29 F4 DQ7 | DQ31 VDDQ-M12 M14 DQA1_22 F4 DQ7 | DQ31 VDDQ-M12 M14 DQA1_3 E4 DQ5 | DQ29 VDDQ-N5 N10
DQA0_11 E2 DQ6 | DQ30 VDDQ-M14 N5 DQA0_30 E2 DQ6 | DQ30 VDDQ-M14 N5 DQA1_20 E2 DQ6 | DQ30 VDDQ-M14 N5 DQA1_4 B2 DQ4 | DQ28 VDDQ-N10 P1
DQA0_9 E4 DQ5 | DQ29 VDDQ-N5 N10 DQA0_28 E4 DQ5 | DQ29 VDDQ-N5 N10 DQA1_21 E4 DQ5 | DQ29 VDDQ-N5 N10 DQA1_6 B4 DQ3 | DQ27 VDDQ-P1 P3
DQA0_12 B2 DQ4 | DQ28 VDDQ-N10 P1 DQA0_26 B2 DQ4 | DQ28 VDDQ-N10 P1 DQA1_16 B2 DQ4 | DQ28 VDDQ-N10 P1 DQA1_5 A2 DQ2 | DQ26 VDDQ-P3 P12
DQA0_13 B4 DQ3 | DQ27 VDDQ-P1 P3 DQA0_25 B4 DQ3 | DQ27 VDDQ-P1 P3 DQA1_18 B4 DQ3 | DQ27 VDDQ-P1 P3 DQA1_7 A4 DQ1 | DQ25 VDDQ-P12 P14
DQA0_14 A2 DQ2 | DQ26 VDDQ-P3 P12 DQA0_27 A2 DQ2 | DQ26 VDDQ-P3 P12 DQA1_19 A2 DQ2 | DQ26 VDDQ-P3 P12 DQ0 | DQ24 VDDQ-P14 T1
DQA0_15 A4 DQ1 | DQ25 VDDQ-P12 P14 DQA0_24 A4 DQ1 | DQ25 VDDQ-P12 P14 DQA1_17 A4 DQ1 | DQ25 VDDQ-P12 P14 VDDQ-T1 T3
DQ0 | DQ24 VDDQ-P14 T1 DQ0 | DQ24 VDDQ-P14 T1 DQ0 | DQ24 VDDQ-P14 T1 VDDQ-T3 T12
VDDQ-T1 T3 VDDQ-T1 T3 VDDQ-T1 T3 VDDQ-T12 T14
VDDQ-T3 T12 VDDQ-T3 T12 VDDQ-T3 T12 VDDQ-T14
VDDQ-T12 VDDQ-T12 VDDQ-T12 p.3 MAA1_[8..0] +MVDD
T14 T14 T14 MAA1_8 J5
VDDQ-T14 +MVDD VDDQ-T14 +MVDD VDDQ-T14 +MVDD MAA1_7 K4 RFU/A12/NC C5
p.3 MAA0_[8..0] p.3 MAA0_[8..0] p.3 MAA1_[8..0] A7/A8 | A0/A10 VDD-C5
MAA0_8 J5 MAA0_8 J5 MAA1_8 J5 MAA1_6 K5 C10
MAA0_7 K4 RFU/A12/NC C5 MAA0_0 K4 RFU/A12/NC C5 MAA1_0 K4 RFU/A12/NC C5 MAA1_5 K10 A6/A11 | A1/A9 VDD-C10 D11
MAA0_6 K5 A7/A8 | A0/A10 VDD-C5 C10 MAA0_1 K5 A7/A8 | A0/A10 VDD-C5 C10 MAA1_1 K5 A7/A8 | A0/A10 VDD-C5 C10 MAA1_4 K11 A5/BA1 | A3/BA3 VDD-D11 G1
MAA0_5 K10 A6/A11 | A1/A9 VDD-C10 D11 MAA0_3 K10 A6/A11 | A1/A9 VDD-C10 D11 MAA1_3 K10 A6/A11 | A1/A9 VDD-C10 D11 MAA1_3 H10 A4/BA2 | A2/BA0 VDD-G1 G4
MAA0_4 K11 A5/BA1 | A3/BA3 VDD-D11 G1 MAA0_2 K11 A5/BA1 | A3/BA3 VDD-D11 G1 MAA1_2 K11 A5/BA1 | A3/BA3 VDD-D11 G1 MAA1_2 H11 A3/BA3 | A5/BA1 VDD-G4 G11
MAA0_3 H10 A4/BA2 | A2/BA0 VDD-G1 G4 MAA0_5 H10 A4/BA2 | A2/BA0 VDD-G1 G4 MAA1_5 H10 A4/BA2 | A2/BA0 VDD-G1 G4 MAA1_1 H5 A2 /BA0 | A4/BA2 VDD-G11 G14
MAA0_2 H11 A3/BA3 | A5/BA1 VDD-G4 G11 MAA0_4 H11 A3/BA3 | A5/BA1 VDD-G4 G11 MAA1_4 H11 A3/BA3 | A5/BA1 VDD-G4 G11 MAA1_0 H4 A1/A9 | A6/A11 VDD-G14 L1
MAA0_1 H5 A2 /BA0 | A4/BA2 VDD-G11 G14 MAA0_6 H5 A2 /BA0 | A4/BA2 VDD-G11 G14 MAA1_6 H5 A2 /BA0 | A4/BA2 VDD-G11 G14 A0/A10 | A7/A8 VDD-L1 L4
MAA0_0 H4 A1/A9 | A6/A11 VDD-G14 L1 MAA0_7 H4 A1/A9 | A6/A11 VDD-G14 L1 MAA1_7 H4 A1/A9 | A6/A11 VDD-G14 L1 VDD-L4 L11
A0/A10 | A7/A8 VDD-L1 L4 A0/A10 | A7/A8 VDD-L1 L4 A0/A10 | A7/A8 VDD-L1 L4 VDD-L11 L14
VDD-L4 L11 VDD-L4 L11 VDD-L4 L11 D4 VDD-L14 P11
VDD-L11 VDD-L11 VDD-L11 p.3 WCKA1_0 WCK01 | WCK23 VDD-P11
L14 L14 L14 D5 R5
VDD-L14 VDD-L14 VDD-L14 p.3 WCKA1b_0 WCK01# | WCK23# VDD-R5
C D4 P11 D4 P11 D4 P11 R10 C
p.3 WCKA0_0 WCK01 | WCK23 VDD-P11 p.3 WCKA0_1 WCK01 | WCK23 VDD-P11 p.3 WCKA1_1 WCK01 | WCK23 VDD-P11 VDD-R10
D5 R5 D5 R5 D5 R5 P4
p.3 WCKA0b_0 WCK01# | WCK23# VDD-R5 p.3 WCKA0b_1 WCK01# | WCK23# VDD-R5 p.3 WCKA1b_1 WCK01# | WCK23# VDD-R5 p.3 WCKA1_1 WCK23 | WCK01
R10 R10 R10 P5
VDD-R10 VDD-R10 VDD-R10 p.3 WCKA1b_1 WCK23# | WCK01#
P4 P4 P4 A1
p.3 WCKA0_1 WCK23 | WCK01 p.3 WCKA0_0 WCK23 | WCK01 p.3 WCKA1_0 WCK23 | WCK01 VSSQ-A1
P5 P5 P5 R2 A3
p.3 WCKA0b_1 WCK23# | WCK01# p.3 WCKA0b_0 WCK23# | WCK01# p.3 WCKA1b_0 WCK23# | WCK01# EDC3 | EDC0 VSSQ-A3
A1 A1 A1 p.3 EDCA1_3 R13 A12
R2 VSSQ-A1 A3 R2 VSSQ-A1 A3 R2 VSSQ-A1 A3 C13 EDC2 | EDC1 VSSQ-A12 A14
R13 EDC3 | EDC0 VSSQ-A3 A12 R13 EDC3 | EDC0 VSSQ-A3 A12 R13 EDC3 | EDC0 VSSQ-A3 A12 C2 EDC1 | EDC2 VSSQ-A14 C1
p.3 EDCA0_2 EDC2 | EDC1 VSSQ-A12 p.3 EDCA0_0 EDC2 | EDC1 VSSQ-A12 p.3 EDCA1_1 EDC2 | EDC1 VSSQ-A12 p.3 EDCA1_0 EDC0 | EDC3 VSSQ-C1
C13 A14 C13 A14 C13 A14 C3
C2 EDC1 | EDC2 VSSQ-A14 C1 C2 EDC1 | EDC2 VSSQ-A14 C1 C2 EDC1 | EDC2 VSSQ-A14 C1 P2 VSSQ-C3 C4
p.3 EDCA0_1 EDC0 | EDC3 VSSQ-C1 p.3 EDCA0_3 EDC0 | EDC3 VSSQ-C1 p.3 EDCA1_2 EDC0 | EDC3 VSSQ-C1 +MVDD DBI3# | DBI0# VSSQ-C4
C3 C3 C3 p.3 DDBIA1_3 P13 C11
P2 VSSQ-C3 C4 P2 VSSQ-C3 C4 P2 VSSQ-C3 C4 D13 DBI2 #| DBI1# VSSQ-C11 C12
+MVDD DBI3# | DBI0# VSSQ-C4 +MVDD DBI3# | DBI0# VSSQ-C4 +MVDD DBI3# | DBI0# VSSQ-C4 +MVDD DBI1# | DBI2# VSSQ-C12
p.3 DDBIA0_2 P13 C11 p.3 DDBIA0_0 P13 C11 p.3 DDBIA1_1 P13 C11 p.3 DDBIA1_0 D2 C14
D13 DBI2 #| DBI1# VSSQ-C11 C12 D13 DBI2 #| DBI1# VSSQ-C11 C12 D13 DBI2 #| DBI1# VSSQ-C11 C12 DBI0# | DBI3# VSSQ-C14 E1
+MVDD DBI1# | DBI2# VSSQ-C12 +MVDD DBI1# | DBI2# VSSQ-C12 +MVDD DBI1# | DBI2# VSSQ-C12 VSSQ-E1
p.3 DDBIA0_1 D2 C14 p.3 DDBIA0_3 D2 C14 p.3 DDBIA1_2 D2 C14 E3
DBI0# | DBI3# VSSQ-C14 E1 DBI0# | DBI3# VSSQ-C14 E1 DBI0# | DBI3# VSSQ-C14 E1 VSSQ-E3 E12
VSSQ-E1 E3 VSSQ-E1 E3 VSSQ-E1 E3 +MVDD G3 VSSQ-E12 E14
VSSQ-E3 VSSQ-E3 VSSQ-E3 p.3 RASA1b RAS# | CAS# VSSQ-E14
E12 E12 E12 p.3 CASA1b L3 F5
+MVDD G3 VSSQ-E12 E14 +MVDD G3 VSSQ-E12 E14 +MVDD G3 VSSQ-E12 E14 R2305 120R CAS# | RAS# VSSQ-F5 F10
p.3 RASA0b RAS# | CAS# VSSQ-E14 p.3 CASA0b RAS# | CAS# VSSQ-E14 p.3 CASA1b RAS# | CAS# VSSQ-E14 VSSQ-F10
p.3 CASA0b L3 F5 p.3 RASA0b L3 F5 p.3 RASA1b L3 F5 R2304 120R H2
R2003 120R CAS# | RAS# VSSQ-F5 F10 R2103 120R CAS# | RAS# VSSQ-F5 F10 R2203 120R CAS# | RAS# VSSQ-F5 F10 J3 VSSQ-H2 H13
VSSQ-F10 VSSQ-F10 VSSQ-F10 p.3 CKEA1 CKE# VSSQ-H13
R2004 120R H2 R2104 120R H2 R2204 120R H2 J11 K2
VSSQ-H2 VSSQ-H2 VSSQ-H2 p.3 CLKA1b CK# VSSQ-K2
p.3 CKEA0 J3 H13 p.3 CKEA0 J3 H13 p.3 CKEA1 J3 H13 J12 K13
CKE# VSSQ-H13 CKE# VSSQ-H13 CKE# VSSQ-H13 p.3 CLKA1 CK VSSQ-K13
J11 K2 J11 K2 J11 K2 M5
p.3 CLKA0b CK# VSSQ-K2 p.3 CLKA0b CK# VSSQ-K2 p.3 CLKA1b CK# VSSQ-K2 VSSQ-M5
J12 K13 J12 K13 J12 K13 M10
p.3 CLKA0 CK VSSQ-K13 p.3 CLKA0 CK VSSQ-K13 p.3 CLKA1 CK VSSQ-K13 VSSQ-M10
M5 M5 M5 p.3 CSA1b_0 G12 N1
VSSQ-M5 M10 VSSQ-M5 M10 VSSQ-M5 M10 L12 CS# | WE# VSSQ-N1 N3
VSSQ-M10 VSSQ-M10 VSSQ-M10 p.3 WEA1b WE# | CS# VSSQ-N3
p.3 CSA0b_0 G12 N1 p.3 WEA0b G12 N1 p.3 WEA1b G12 N1 N12
L12 CS# | WE# VSSQ-N1 N3 L12 CS# | WE# VSSQ-N1 N3 L12 CS# | WE# VSSQ-N1 N3 VSSQ-N12 N14
p.3 WEA0b WE# | CS# VSSQ-N3 p.3 CSA0b_0 WE# | CS# VSSQ-N3 p.3 CSA1b_0 WE# | CS# VSSQ-N3 VSSQ-N14
N12 N12 N12 R2302 120R 1% J13 R1
VSSQ-N12 N14 VSSQ-N12 N14 VSSQ-N12 N14 J10 ZQ VSSQ-R1 R3
R2002 120R 1% J13 VSSQ-N14 R1 R2101 120R 1% J13 VSSQ-N14 R1 R2201 120R1% J13 VSSQ-N14 R1 SEN VSSQ-R3 R4
J10 ZQ VSSQ-R1 R3 J10 ZQ VSSQ-R1 R3 J10 ZQ VSSQ-R1 R3 VSSQ-R4 R11
SEN VSSQ-R3 R4 SEN VSSQ-R3 R4 SEN VSSQ-R3 R4 J2 VSSQ-R11 R12
VSSQ-R4 VSSQ-R4 VSSQ-R4 p.3,5 DRAM_RST RESET# VSSQ-R12
R11 R11 R11 J1 R14
J2 VSSQ-R11 R12 J2 VSSQ-R11 R12 J2 VSSQ-R11 R12 MF VSSQ-R14 V1
p.3,5 DRAM_RST RESET# VSSQ-R12 p.3,5 DRAM_RST RESET# VSSQ-R12 p.3,5 DRAM_RST RESET# VSSQ-R12 VSSQ-V1
J1 R14 J1 R14 J1 R14 V3
MF VSSQ-R14 +MVDD MF VSSQ-R14 +MVDD MF VSSQ-R14 VSSQ-V3
V1 V1 V1 +MEM_VREF V12
B VSSQ-V1 V3 VSSQ-V1 V3 +MEM_VREF VSSQ-V1 V3 VSSQ-V12 V14 B
+MEM_VREF VSSQ-V3 V12 +MEM_VREF VSSQ-V3 V12 VSSQ-V3 V12 A5 VSSQ-V14
VSSQ-V12 V14 VSSQ-V12 V14 VSSQ-V12 V14 V5 Vpp,NC
A5 VSSQ-V14 A5 VSSQ-V14 A5 VSSQ-V14 Vpp,NC1 B5
V5 Vpp,NC V5 Vpp,NC V5 Vpp,NC C2344 A10 VSS-B5 B10
Vpp,NC1 B5 Vpp,NC1 B5 C2242 Vpp,NC1 B5 V10 VREFD1 VSS-B10 D10
VSS-B5 VSS-B5 VSS-B5 100nF_6.3V VREFD2 VSS-D10
C2003 A10 B10 C2139 A10 B10 100nF_6.3V A10 B10 G5
V10 VREFD1 VSS-B10 D10 V10 VREFD1 VSS-B10 D10 V10 VREFD1 VSS-B10 D10 VSS-G5 G10
100nF_6.3V VREFD2 VSS-D10 100nF_6.3V VREFD2 VSS-D10 VREFD2 VSS-D10 VSS-G10
G5 G5 G5 H1
VSS-G5 G10 VSS-G5 G10 VSS-G5 G10 C2343 1uF_6.3V VSS-H1 H14
VSS-G10 H1 VSS-G10 H1 VSS-G10 H1 R2309 2.37K 1% VSS-H14 K1
VSS-H1 VSS-H1 VSS-H1 +MVDD VSS-K1
C2004 1uF_6.3V H14 C2138 1uF_6.3V H14 C2239 1uF_6.3V H14 R2310 5.49K 1% VREFC_B1 J14 K14
R2009 1% 2.37K 1% VSS-H14 K1 R2109 1% 2.37K 1% VSS-H14 K1 R2209 1% 2.37K 1% VSS-H14 K1 C2345 1uF_6.3V VREFC VSS-K14 L5
+MVDD VSS-K1 +MVDD VSS-K1 +MVDD VSS-K1 VSS-L5
R2010 5.49K 1% VREFC_A0 J14 K14 R2110 VREFC_A1
5.49K 1% VREFC_A1 J14 K14 R2210 5.49K 1% VREFC_B0 J14 K14 L10
C2005 1uF_6.3V VREFC VSS-K14 L5 C2140 1uF_6.3V VREFC VSS-K14 L5 C2241 1uF_6.3V VREFC VSS-K14 L5 VSS-L10 P10
VSS-L5 L10 VSS-L5 L10 VSS-L5 L10 J4 VSS-P10 T5
VSS-L10 VSS-L10 VSS-L10 p.3 ADBIA1 ABI# VSS-T5
P10 P10 P10 T10
J4 VSS-P10 T5 J4 VSS-P10 T5 J4 VSS-P10 T5 VSS-T10
p.3 ADBIA0 ABI# VSS-T5 p.3 ADBIA0 ABI# VSS-T5 p.3 ADBIA1 ABI# VSS-T5
T10 T10 T10
VSS-T10 VSS-T10 VSS-T10 23F41GB7ME50
+MVDD
23F41GB7ME50 23F41GB7ME50 23F41GB7ME50

C2305 1uF_6.3V

C2306 1uF_6.3V

C2308 1uF_6.3V

C2312 1uF_6.3V

C2313 2.2uF_4V

C2315 2.2uF_4V

C2316 2.2uF_4V

C2317 1uF_6.3V

C2321 1uF_6.3V

C2322 1uF_6.3V

C2323 2.2uF_4V

C2324 2.2uF_4V
+MVDD Use internal Vref memory voltage +MVDD +MVDD

+MVDD
C2010 2.2uF_4V

C2000 1uF_6.3V

C2001 2.2uF_4V

C2011 2.2uF_4V

C2013 1uF_6.3V

C2014 2.2uF_4V

C2019 1uF_6.3V

C2020 1uF_6.3V

C2021 1uF_6.3V

C2024 1uF_6.3V

C2025 1uF_6.3V

C2145 1uF_6.3V

C2101 1uF_6.3V

C2102 1uF_6.3V

C2103 1uF_6.3V

C2108 1uF_6.3V

C2109 2.2uF_4V

C2110 1uF_6.3V

C2111 1uF_6.3V

C2112 1uF_6.3V

C2113 2.2uF_4V

C2114 1uF_6.3V

C2115 2.2uF_4V

C2116 1uF_6.3V

C2117 1uF_6.3V

C2119 1uF_6.3V

C2200 1uF_6.3V

C2202 1uF_6.3V

C2203 1uF_6.3V

C2205 2.2uF_4V

C2207 2.2uF_4V

C2208 1uF_6.3V

C2209 1uF_6.3V

C2210 2.2uF_4V

C2211 1uF_6.3V

C2212 1uF_6.3V

C2213 1uF_6.3V

C2214 2.2uF_4V

C2215 2.2uF_4V

C2217 1uF_6.3V

C2218 1uF_6.3V
+MVDD +MVDD

C2340 2.2uF_4V

C2330 2.2uF_4V

C2331 2.2uF_4V

C2325 2.2uF_4V

C2332 2.2uF_4V

C2327 1uF_6.3V

C2328 2.2uF_4V

C2329 1uF_6.3V

C2341 1uF_6.3V

C2342 1uF_6.3V

C2326 1uF_6.3V

C2333 1uF_6.3V

C2337 10uF

C2338 10uF

C2339 10uF
A A

C2335 10uF

C2336 10uF
+MVDD
+MVDD +MVDD
+MVDD +MVDD +MVDD +MVDD
+MVDD +MVDD CONFIDENTIAL & PROPRIETARY TO ADVANCED MICRO DEVICES INC.
C2041

C2042

C2038

C2039

C2036

C2037

C2034

C2027

C2028

© 2007 Advanced Micro Devices Advanced Micro Devices Inc.

This AMD Board schematic and design is the exclusive property of AMD,
C2135

C2136

C2137

C2127

C2126

C2128

C2129

C2122

C2133

C2134

C2236

C2237

C2227

C2221

C2235

C2234

C2228

C2222

C2223

C2226

C2225

C2232

and is provided only to entities under a non-disclosure agreement 1 Commerce Valley Drive East
C2121 10uF

C2132 10uF

C2124 10uF

C2125 10uF

C2130 10uF

C2224 10uF

C2229 10uF

C2233 10uF

C2230 10uF

C2231 10uF
with AMD for evaluation purposes. Further distribution or disclosure
C2040 10uF

C2026 10uF

C2030 10uF

C2031 10uF

C2032 10uF

is strictly prohibited. Use of this schematic and design for any purpose Markham, Ontario
2.2uF_4V

2.2uF_4V

2.2uF_4V

1uF_6.3V

2.2uF_4V

1uF_6.3V

1uF_6.3V

1uF_6.3V

1uF_6.3V

other than evaluation requires a Board Technology License Agreement

with AMD. AMD makes no representations or warranties of any kind
1uF_6.3V

1uF_6.3V

2.2uF_4V

1uF_6.3V

2.2uF_4V

2.2uF_4V

2.2uF_4V

1uF_6.3V

1uF_6.3V

1uF_6.3V

2.2uF_4V

2.2uF_4V

2.2uF_4V

1uF_6.3V

1uF_6.3V

2.2uF_4V

2.2uF_4V

1uF_6.3V

1uF_6.3V

1uF_6.3V

1uF_6.3V

1uF_6.3V

regarding this schematic and design, including, not limited to, Date: Tuesday, November 10, 2009 Rev
any implied warranty of merchantibility or fitness for a particular
50
purpose, and disclaims responsibility forany consequences resulting Sheet 4
from use of the information included herein. of 21
Title Doc No.
RH JUNIPER GDDR5 1GB DP+DP/HDMI+DVI /sVGA 102-C01301-00
5 4 3 2 1
 5 4 3 2 1

(5) GDDR5 x16 MEM Channel B U2400 +MVDD

CH_B0 =U2400 & U2500
BOTTOM
CH_B1 =U2600 & U2700
TOP
M2 B1 U2500 GDDR5 +MVDD U2600 GDDR5 +MVDD
M4 DQ31 | DQ7 VDDQ-B1 B3 U2700 +MVDD
p.3 DQB0_[31..0] DQ30 | DQ6 VDDQ-B3 p.3 DQB0_[31..0] p.3 DQB1_[31..0] p.3 DQB1_[31..0] GDDR5
N2 B12 M2 B1 M2 B1
N4 DQ29 | DQ5 VDDQ-B12 B14 M4 DQ31 | DQ7 VDDQ-B1 B3 M4 DQ31 | DQ7 VDDQ-B1 B3 M2 B1
T2 DQ28 | DQ4 VDDQ-B14 D1 N2 DQ30 | DQ6 VDDQ-B3 B12 N2 DQ30 | DQ6 VDDQ-B3 B12 M4 DQ31 | DQ7 VDDQ-B1 B3
T4 DQ27 | DQ3 VDDQ-D1 D3 N4 DQ29 | DQ5 VDDQ-B12 B14 N4 DQ29 | DQ5 VDDQ-B12 B14 N2 DQ30 | DQ6 VDDQ-B3 B12
V2 DQ26 | DQ2 VDDQ-D3 D12 T2 DQ28 | DQ4 VDDQ-B14 D1 T2 DQ28 | DQ4 VDDQ-B14 D1 N4 DQ29 | DQ5 VDDQ-B12 B14
V4 DQ25 | DQ1 VDDQ-D12 D14 T4 DQ27 | DQ3 VDDQ-D1 D3 T4 DQ27 | DQ3 VDDQ-D1 D3 T2 DQ28 | DQ4 VDDQ-B14 D1
DQB0_17 M13 DQ24 | DQ0 VDDQ-D14 E5 V2 DQ26 | DQ2 VDDQ-D3 D12 V2 DQ26 | DQ2 VDDQ-D3 D12 T4 DQ27 | DQ3 VDDQ-D1 D3
DQB0_16 M11 DQ23 | DQ15 VDDQ-E5 E10 V4 DQ25 | DQ1 VDDQ-D12 D14 V4 DQ25 | DQ1 VDDQ-D12 D14 V2 DQ26 | DQ2 VDDQ-D3 D12
DQB0_18 N13 DQ22 | DQ14 VDDQ-E10 F1 DQB0_2 M13 DQ24 | DQ0 VDDQ-D14 E5 DQB1_15 M13 DQ24 | DQ0 VDDQ-D14 E5 V4 DQ25 | DQ1 VDDQ-D12 D14
DQB0_19 N11 DQ21 | DQ13 VDDQ-F1 F3 DQB0_4 M11 DQ23 | DQ15 VDDQ-E5 E10 DQB1_14 M11 DQ23 | DQ15 VDDQ-E5 E10 DQB1_26 M13 DQ24 | DQ0 VDDQ-D14 E5
DQB0_20 T13 DQ20 | DQ12 VDDQ-F3 F12 DQB0_1 N13 DQ22 | DQ14 VDDQ-E10 F1 DQB1_13 N13 DQ22 | DQ14 VDDQ-E10 F1 DQB1_25 M11 DQ23 | DQ15 VDDQ-E5 E10
DQB0_23 T11 DQ19 | DQ11 VDDQ-F12 F14 DQB0_3 N11 DQ21 | DQ13 VDDQ-F1 F3 DQB1_8 N11 DQ21 | DQ13 VDDQ-F1 F3 DQB1_27 N13 DQ22 | DQ14 VDDQ-E10 F1
D
DQB0_21 V13 DQ18 | DQ10 VDDQ-F14 G2 DQB0_0 T13 DQ20 | DQ12 VDDQ-F3 F12 DQB1_12 T13 DQ20 | DQ12 VDDQ-F3 F12 DQB1_24 N11 DQ21 | DQ13 VDDQ-F1 F3 D
DQB0_22 V11 DQ17 | DQ9 VDDQ-G2 G13 DQB0_5 T11 DQ19 | DQ11 VDDQ-F12 F14 DQB1_10 T11 DQ19 | DQ11 VDDQ-F12 F14 DQB1_30 T13 DQ20 | DQ12 VDDQ-F3 F12
F13 DQ16 | DQ8 VDDQ-G13 H3 DQB0_7 V13 DQ18 | DQ10 VDDQ-F14 G2 DQB1_11 V13 DQ18 | DQ10 VDDQ-F14 G2 DQB1_28 T11 DQ19 | DQ11 VDDQ-F12 F14
F11 DQ15 | DQ23 VDDQ-H3 H12 DQB0_6 V11 DQ17 | DQ9 VDDQ-G2 G13 DQB1_9 V11 DQ17 | DQ9 VDDQ-G2 G13 DQB1_29 V13 DQ18 | DQ10 VDDQ-F14 G2
E13 DQ14 | DQ22 VDDQ-H12 K3 F13 DQ16 | DQ8 VDDQ-G13 H3 F13 DQ16 | DQ8 VDDQ-G13 H3 DQB1_31 V11 DQ17 | DQ9 VDDQ-G2 G13
E11 DQ13 | DQ21 VDDQ-K3 K12 F11 DQ15 | DQ23 VDDQ-H3 H12 F11 DQ15 | DQ23 VDDQ-H3 H12 F13 DQ16 | DQ8 VDDQ-G13 H3
B13 DQ12 | DQ20 VDDQ-K12 L2 E13 DQ14 | DQ22 VDDQ-H12 K3 E13 DQ14 | DQ22 VDDQ-H12 K3 F11 DQ15 | DQ23 VDDQ-H3 H12
DQ11 | DQ19 VDDQ-L2 M=1 DQ13 | DQ21 VDDQ-K3 M=1 DQ13 | DQ21 VDDQ-K3 DQ14 | DQ22 VDDQ-H12
B11 L13 E11 K12 E11 K12 E13 K3
A13 DQ10 | DQ18 VDDQ-L13 M1 Mirror B13 DQ12 | DQ20 VDDQ-K12 L2 Mirror B13 DQ12 | DQ20 VDDQ-K12 L2 E11 DQ13 | DQ21 VDDQ-K3 K12
A11 DQ9 | DQ17 VDDQ-M1 M3 B11 DQ11 | DQ19 VDDQ-L2 L13 B11 DQ11 | DQ19 VDDQ-L2 L13 B13 DQ12 | DQ20 VDDQ-K12 L2
DQB0_10 F2 DQ8 | DQ16 VDDQ-M3 M12 A13 DQ10 | DQ18 VDDQ-L13 M1 A13 DQ10 | DQ18 VDDQ-L13 M1 B11 DQ11 | DQ19 VDDQ-L2 L13
DQB0_9 F4 DQ7 | DQ31 VDDQ-M12 M14 A11 DQ9 | DQ17 VDDQ-M1 M3 A11 DQ9 | DQ17 VDDQ-M1 M3 A13 DQ10 | DQ18 VDDQ-L13 M1
DQB0_11 E2 DQ6 | DQ30 VDDQ-M14 N5 DQB0_31 F2 DQ8 | DQ16 VDDQ-M3 M12 DQB1_22 F2 DQ8 | DQ16 VDDQ-M3 M12 A11 DQ9 | DQ17 VDDQ-M1 M3
DQB0_8 E4 DQ5 | DQ29 VDDQ-N5 N10 DQB0_29 F4 DQ7 | DQ31 VDDQ-M12 M14 DQB1_21 F4 DQ7 | DQ31 VDDQ-M12 M14 DQB1_1 F2 DQ8 | DQ16 VDDQ-M3 M12
DQB0_14 B2 DQ4 | DQ28 VDDQ-N10 P1 DQB0_30 E2 DQ6 | DQ30 VDDQ-M14 N5 DQB1_20 E2 DQ6 | DQ30 VDDQ-M14 N5 DQB1_0 F4 DQ7 | DQ31 VDDQ-M12 M14
DQB0_15 B4 DQ3 | DQ27 VDDQ-P1 P3 DQB0_28 E4 DQ5 | DQ29 VDDQ-N5 N10 DQB1_23 E4 DQ5 | DQ29 VDDQ-N5 N10 DQB1_2 E2 DQ6 | DQ30 VDDQ-M14 N5
DQB0_13 A2 DQ2 | DQ26 VDDQ-P3 P12 DQB0_26 B2 DQ4 | DQ28 VDDQ-N10 P1 DQB1_19 B2 DQ4 | DQ28 VDDQ-N10 P1 DQB1_3 E4 DQ5 | DQ29 VDDQ-N5 N10
DQB0_12 A4 DQ1 | DQ25 VDDQ-P12 P14 DQB0_25 B4 DQ3 | DQ27 VDDQ-P1 P3 DQB1_16 B4 DQ3 | DQ27 VDDQ-P1 P3 DQB1_5 B2 DQ4 | DQ28 VDDQ-N10 P1
DQ0 | DQ24 VDDQ-P14 T1 DQB0_27 A2 DQ2 | DQ26 VDDQ-P3 P12 DQB1_18 A2 DQ2 | DQ26 VDDQ-P3 P12 DQB1_6 B4 DQ3 | DQ27 VDDQ-P1 P3
VDDQ-T1 T3 DQB0_24 A4 DQ1 | DQ25 VDDQ-P12 P14 DQB1_17 A4 DQ1 | DQ25 VDDQ-P12 P14 DQB1_4 A2 DQ2 | DQ26 VDDQ-P3 P12
VDDQ-T3 T12 DQ0 | DQ24 VDDQ-P14 T1 DQ0 | DQ24 VDDQ-P14 T1 DQB1_7 A4 DQ1 | DQ25 VDDQ-P12 P14
VDDQ-T12 T14 VDDQ-T1 T3 VDDQ-T1 T3 DQ0 | DQ24 VDDQ-P14 T1
VDDQ-T14 +MVDD VDDQ-T3 T12 VDDQ-T3 T12 VDDQ-T1 T3
p.3 MAB0_[8..0] VDDQ-T12 VDDQ-T12 VDDQ-T3
MAB0_8 J5 T14 T14 T12
MAB0_7 K4 RFU/A12/NC C5 VDDQ-T14 +MVDD VDDQ-T14 +MVDD VDDQ-T12 T14
A7/A8 | A0/A10 VDD-C5 p.3 MAB0_[8..0] p.3 MAB1_[8..0] VDDQ-T14
MAB0_6 K5 C10 MAB0_8 J5 MAB1_8 J5 p.3 MAB1_[8..0]
MAB0_5 K10 A6/A11 | A1/A9 VDD-C10 D11 MAB0_0 K4 RFU/A12/NC C5 MAB1_0 K4 RFU/A12/NC C5 MAB1_8 J5 +MVDD
MAB0_4 K11 A5/BA1 | A3/BA3 VDD-D11 G1 MAB0_1 K5 A7/A8 | A0/A10 VDD-C5 C10 MAB1_1 K5 A7/A8 | A0/A10 VDD-C5 C10 MAB1_7 K4 RFU/A12/NC C5
MAB0_3 H10 A4/BA2 | A2/BA0 VDD-G1 G4 MAB0_3 K10 A6/A11 | A1/A9 VDD-C10 D11 MAB1_3 K10 A6/A11 | A1/A9 VDD-C10 D11 MAB1_6 K5 A7/A8 | A0/A10 VDD-C5 C10
MAB0_2 H11 A3/BA3 | A5/BA1 VDD-G4 G11 MAB0_2 K11 A5/BA1 | A3/BA3 VDD-D11 G1 MAB1_2 K11 A5/BA1 | A3/BA3 VDD-D11 G1 MAB1_5 K10 A6/A11 | A1/A9 VDD-C10 D11
MAB0_1 H5 A2 /BA0 | A4/BA2 VDD-G11 G14 MAB0_5 H10 A4/BA2 | A2/BA0 VDD-G1 G4 MAB1_5 H10 A4/BA2 | A2/BA0 VDD-G1 G4 MAB1_4 K11 A5/BA1 | A3/BA3 VDD-D11 G1
MAB0_0 H4 A1/A9 | A6/A11 VDD-G14 L1 MAB0_4 H11 A3/BA3 | A5/BA1 VDD-G4 G11 MAB1_4 H11 A3/BA3 | A5/BA1 VDD-G4 G11 MAB1_3 H10 A4/BA2 | A2/BA0 VDD-G1 G4
A0/A10 | A7/A8 VDD-L1 L4 MAB0_6 H5 A2 /BA0 | A4/BA2 VDD-G11 G14 MAB1_6 H5 A2 /BA0 | A4/BA2 VDD-G11 G14 MAB1_2 H11 A3/BA3 | A5/BA1 VDD-G4 G11
VDD-L4 L11 MAB0_7 H4 A1/A9 | A6/A11 VDD-G14 L1 MAB1_7 H4 A1/A9 | A6/A11 VDD-G14 L1 MAB1_1 H5 A2 /BA0 | A4/BA2 VDD-G11 G14
VDD-L11 L14 A0/A10 | A7/A8 VDD-L1 L4 A0/A10 | A7/A8 VDD-L1 L4 MAB1_0 H4 A1/A9 | A6/A11 VDD-G14 L1
D4 VDD-L14 P11 VDD-L4 L11 VDD-L4 L11 A0/A10 | A7/A8 VDD-L1 L4
p.3 WCKB0_0 WCK01 | WCK23 VDD-P11 VDD-L11 VDD-L11 VDD-L4
D5 R5 L14 L14 L11
p.3 WCKB0b_0 WCK01# | WCK23# VDD-R5 VDD-L14 VDD-L14 VDD-L11
C R10 D4 P11 D4 P11 L14 C
VDD-R10 p.3 WCKB0_1 WCK01 | WCK23 VDD-P11 p.3 WCKB1_1 WCK01 | WCK23 VDD-P11 VDD-L14
P4 D5 R5 D5 R5 D4 P11
p.3 WCKB0_1 WCK23 | WCK01 p.3 WCKB0b_1 WCK01# | WCK23# VDD-R5 p.3 WCKB1b_1 WCK01# | WCK23# VDD-R5 p.3 WCKB1_0 WCK01 | WCK23 VDD-P11
P5 R10 R10 D5 R5
p.3 WCKB0b_1 WCK23# | WCK01# VDD-R10 VDD-R10 p.3 WCKB1b_0 WCK01# | WCK23# VDD-R5
A1 P4 P4 R10
VSSQ-A1 p.3 WCKB0_0 WCK23 | WCK01 p.3 WCKB1_0 WCK23 | WCK01 VDD-R10
R2 A3 P5 P5 P4
EDC3 | EDC0 VSSQ-A3 p.3 WCKB0b_0 WCK23# | WCK01# p.3 WCKB1b_0 WCK23# | WCK01# p.3 WCKB1_1 WCK23 | WCK01
p.3 EDCB0_2 R13 A12 A1 A1 P5
EDC2 | EDC1 VSSQ-A12 VSSQ-A1 VSSQ-A1 p.3 WCKB1b_1 WCK23# | WCK01#
C13 A14 R2 A3 R2 A3 A1
C2 EDC1 | EDC2 VSSQ-A14 C1 R13 EDC3 | EDC0 VSSQ-A3 A12 R13 EDC3 | EDC0 VSSQ-A3 A12 R2 VSSQ-A1 A3
p.3 EDCB0_1 EDC0 | EDC3 VSSQ-C1 p.3 EDCB0_0 EDC2 | EDC1 VSSQ-A12 p.3 EDCB1_1 EDC2 | EDC1 VSSQ-A12 EDC3 | EDC0 VSSQ-A3
C3 C13 A14 C13 A14 p.3 EDCB1_3 R13 A12
P2 VSSQ-C3 C4 C2 EDC1 | EDC2 VSSQ-A14 C1 C2 EDC1 | EDC2 VSSQ-A14 C1 C13 EDC2 | EDC1 VSSQ-A12 A14
+MVDD DBI3# | DBI0# VSSQ-C4 p.3 EDCB0_3 EDC0 | EDC3 VSSQ-C1 p.3 EDCB1_2 EDC0 | EDC3 VSSQ-C1 EDC1 | EDC2 VSSQ-A14
p.3 DDBIB0_2 P13 C11 C3 C3 p.3 EDCB1_0 C2 C1
D13 DBI2 #| DBI1# VSSQ-C11 C12 P2 VSSQ-C3 C4 P2 VSSQ-C3 C4 EDC0 | EDC3 VSSQ-C1 C3
+MVDD DBI1# | DBI2# VSSQ-C12 +MVDD DBI3# | DBI0# VSSQ-C4 +MVDD DBI3# | DBI0# VSSQ-C4 VSSQ-C3
p.3 DDBIB0_1 D2 C14 p.3 DDBIB0_0 P13 C11 p.3 DDBIB1_1 P13 C11 +MVDD P2 C4
DBI0# | DBI3# VSSQ-C14 E1 D13 DBI2 #| DBI1# VSSQ-C11 C12 D13 DBI2 #| DBI1# VSSQ-C11 C12 P13 DBI3# | DBI0# VSSQ-C4 C11
VSSQ-E1 +MVDD DBI1# | DBI2# VSSQ-C12 +MVDD DBI1# | DBI2# VSSQ-C12 p.3 DDBIB1_3 DBI2 #| DBI1# VSSQ-C11
E3 p.3 DDBIB0_3 D2 C14 p.3 DDBIB1_2 D2 C14 +MVDD D13 C12
VSSQ-E3 E12 DBI0# | DBI3# VSSQ-C14 E1 DBI0# | DBI3# VSSQ-C14 E1 D2 DBI1# | DBI2# VSSQ-C12 C14
+MVDD VSSQ-E12 VSSQ-E1 VSSQ-E1 p.3 DDBIB1_0 DBI0# | DBI3# VSSQ-C14
G3 E14 E3 E3 E1
p.3 RASB0b RAS# | CAS# VSSQ-E14 VSSQ-E3 VSSQ-E3 VSSQ-E1
p.3 CASB0b L3 F5 E12 E12 E3
R2403 120R CAS# | RAS# VSSQ-F5 F10 +MVDD G3 VSSQ-E12 E14 +MVDD G3 VSSQ-E12 E14 VSSQ-E3 E12
VSSQ-F10 p.3 CASB0b RAS# | CAS# VSSQ-E14 p.3 CASB1b RAS# | CAS# VSSQ-E14 +MVDD VSSQ-E12
R2404 120R H2 p.3 RASB0b L3 F5 p.3 RASB1b L3 F5 p.3 RASB1b G3 E14
J3 VSSQ-H2 H13 R2503 120R CAS# | RAS# VSSQ-F5 F10 R2603 120R CAS# | RAS# VSSQ-F5 F10 L3 RAS# | CAS# VSSQ-E14 F5
p.3 CKEB0 CKE# VSSQ-H13 VSSQ-F10 VSSQ-F10 p.3 CASB1b CAS# | RAS# VSSQ-F5
J11 K2 R2504 120R H2 R2604 120R H2 R2703 120R F10
p.3 CLKB0b CK# VSSQ-K2 VSSQ-H2 VSSQ-H2 VSSQ-F10
J12 K13 p.3 CKEB0 J3 H13 p.3 CKEB1 J3 H13 R2704 120R H2
p.3 CLKB0 CK VSSQ-K13 CKE# VSSQ-H13 CKE# VSSQ-H13 VSSQ-H2
M5 J11 K2 J11 K2 p.3 CKEB1 J3 H13
VSSQ-M5 p.3 CLKB0b CK# VSSQ-K2 p.3 CLKB1b CK# VSSQ-K2 CKE# VSSQ-H13
M10 J12 K13 J12 K13 J11 K2
VSSQ-M10 p.3 CLKB0 CK VSSQ-K13 p.3 CLKB1 CK VSSQ-K13 p.3 CLKB1b CK# VSSQ-K2
p.3 CSB0b_0 G12 N1 M5 M5 J12 K13
CS# | WE# VSSQ-N1 VSSQ-M5 VSSQ-M5 p.3 CLKB1 CK VSSQ-K13
L12 N3 M10 M10 M5
p.3 WEB0b WE# | CS# VSSQ-N3 VSSQ-M10 VSSQ-M10 VSSQ-M5
N12 p.3 WEB0b G12 N1 p.3 WEB1b G12 N1 M10
VSSQ-N12 N14 L12 CS# | WE# VSSQ-N1 N3 L12 CS# | WE# VSSQ-N1 N3 G12 VSSQ-M10 N1
VSSQ-N14 p.3 CSB0b_0 WE# | CS# VSSQ-N3 p.3 CSB1b_0 WE# | CS# VSSQ-N3 p.3 CSB1b_0 CS# | WE# VSSQ-N1
R2400 120R 1% J13 R1 N12 N12 p.3 WEB1b L12 N3
J10 ZQ VSSQ-R1 R3 VSSQ-N12 N14 VSSQ-N12 N14 WE# | CS# VSSQ-N3 N12
SEN VSSQ-R3 R4 R2501 120R 1% J13 VSSQ-N14 R1 R2601 120R 1% J13 VSSQ-N14 R1 VSSQ-N12 N14
VSSQ-R4 R11 J10 ZQ VSSQ-R1 R3 J10 ZQ VSSQ-R1 R3 R2700 120R 1% J13 VSSQ-N14 R1
J2 VSSQ-R11 R12 SEN VSSQ-R3 R4 SEN VSSQ-R3 R4 J10 ZQ VSSQ-R1 R3
p.3,4 DRAM_RST RESET# VSSQ-R12 VSSQ-R4 VSSQ-R4 SEN VSSQ-R3
J1 R14 R11 R11 R4
MF VSSQ-R14 V1 J2 VSSQ-R11 R12 J2 VSSQ-R11 R12 VSSQ-R4 R11
VSSQ-V1 p.3,4 DRAM_RST RESET# VSSQ-R12 p.3,4 DRAM_RST RESET# VSSQ-R12 VSSQ-R11
+MEM_VREF V3 J1 R14 J1 R14 J2 R12
VSSQ-V3 +MVDD MF VSSQ-R14 +MVDD MF VSSQ-R14 p.3,4 DRAM_RST RESET# VSSQ-R12
V12 V1 V1 J1 R14
B VSSQ-V12 V14 +MEM_VREF VSSQ-V1 V3 VSSQ-V1 V3 MF VSSQ-R14 V1 B
A5 VSSQ-V14 VSSQ-V3 V12 +MEM_VREF VSSQ-V3 V12 +MEM_VREF VSSQ-V1 V3
V5 Vpp,NC VSSQ-V12 V14 VSSQ-V12 V14 VSSQ-V3 V12
C2400 Vpp,NC1 B5 A5 VSSQ-V14 A5 VSSQ-V14 VSSQ-V12 V14
A10 VSS-B5 B10 V5 Vpp,NC V5 Vpp,NC A5 VSSQ-V14
100nF_6.3V VREFD1 VSS-B10 Vpp,NC1 Vpp,NC1 Vpp,NC
V10 D10 C2544 B5 B5 V5
VREFD2 VSS-D10 G5 A10 VSS-B5 B10 C2640 A10 VSS-B5 B10 C2701 Vpp,NC1 B5
VSS-G5 100nF_6.3V VREFD1 VSS-B10 VREFD1 VSS-B10 VSS-B5
G10 V10 D10 100nF_6.3V V10 D10 100nF_6.3V A10 B10
VSS-G10 H1 VREFD2 VSS-D10 G5 VREFD2 VSS-D10 G5 V10 VREFD1 VSS-B10 D10
C2401 1uF_6.3V VSS-H1 H14 VSS-G5 G10 VSS-G5 G10 VREFD2 VSS-D10 G5
R2409 2.37K 1% VSS-H14 K1 VSS-G10 H1 VSS-G10 H1 VSS-G5 G10
+MVDD VSS-K1 VSS-H1 VSS-H1 VSS-G10
R2410 5.49K 1% VREFC_C0 J14 K14 C2539 1uF_6.3V H14 C2639 1uF_6.3V H14 H1
C2403 1uF_6.3V VREFC VSS-K14 L5 R2509 2.37K 1% VSS-H14 K1 R2609 2.37K 1% VSS-H14 K1 C2702 1uF_6.3V VSS-H1 H14
VSS-L5 +MVDD VSS-K1 +MVDD VSS-K1 VSS-H14
L10 R2510 5.49K 1% VREFC_C1 J14 K14 R2610 5.49K 1% VREFC_D0 J14 K14 R2709 2.37K 1% K1
VSS-L10 VREFC VSS-K14 VREFC VSS-K14 +MVDD VSS-K1
P10 C2541 1uF_6.3V L5 C2641 1uF_6.3V L5 R2710 5.49K 1% VREFC_D1 J14 K14
J4 VSS-P10 T5 VSS-L5 L10 VSS-L5 L10 C2700 1uF_6.3V VREFC VSS-K14 L5
p.3 ADBIB0 ABI# VSS-T5 VSS-L10 VSS-L10 VSS-L5
T10 P10 P10 L10
VSS-T10 J4 VSS-P10 T5 J4 VSS-P10 T5 VSS-L10 P10
p.3 ADBIB0 ABI# VSS-T5 p.3 ADBIB1 ABI# VSS-T5 VSS-P10
T10 T10 J4 T5
VSS-T10 VSS-T10 p.3 ADBIB1 ABI# VSS-T5
23F41GB7ME50 T10
VSS-T10
23F41GB7ME50 23F41GB7ME50 +MVDD
23F41GB7ME50
+MVDD
+MVDD +MVDD

C2707 2.2uF_4V

C2712 1uF_6.3V

C2713 2.2uF_4V

C2715 1uF_6.3V

C2717 2.2uF_4V

C2718 1uF_6.3V

C2719 1uF_6.3V

C2721 2.2uF_4V

C2722 1uF_6.3V

C2723 2.2uF_4V

C2724 1uF_6.3V
C2406 2.2uF_4V

C2407 2.2uF_4V

C2408 2.2uF_4V

C2410 2.2uF_4V

C2413 1uF_6.3V

C2414 1uF_6.3V

C2417 2.2uF_4V

C2418 2.2uF_4V

C2419 2.2uF_4V

C2421 1uF_6.3V

C2422 2.2uF_4V

C2423 1uF_6.3V

C2503 1uF_6.3V

C2504 2.2uF_4V

C2506 1uF_6.3V

C2508 1uF_6.3V

C2509 1uF_6.3V

C2510 1uF_6.3V

C2511 2.2uF_4V

C2512 2.2uF_4V

C2513 1uF_6.3V

C2514 1uF_6.3V

C2515 1uF_6.3V

C2516 1uF_6.3V

C2519 1uF_6.3V

C2520 1uF_6.3V

C2600 1uF_6.3V

C2643 1uF_6.3V

C2604 1uF_6.3V

C2606 1uF_6.3V

C2607 1uF_6.3V

C2608 1uF_6.3V

C2609 1uF_6.3V

C2612 2.2uF_4V

C2613 2.2uF_4V

C2614 2.2uF_4V

C2615 1uF_6.3V

C2617 1uF_6.3V

C2618 2.2uF_4V

C2620 2.2uF_4V
+MVDD
+MVDD +MVDD

C2734 2.2uF_4V

C2733 1uF_6.3V

C2742 2.2uF_4V

C2743 2.2uF_4V

C2726 2.2uF_4V

C2727 2.2uF_4V

C2732 2.2uF_4V

C2730 2.2uF_4V

C2731 1uF_6.3V

C2729 1uF_6.3V

C2728 1uF_6.3V

C2741 1uF_6.3V

C2735 1uF_6.3V

C2736 10uF

C2737 10uF

C2738 10uF

C2739 10uF

C2740 10uF
A A

+MVDD +MVDD +MVDD

+MVDD +MVDD +MVDD +MVDD

+MVDD +MVDD
C2444

C2435

C2436

C2434

C2430

C2405

C2431

C2443

C2441

C2432

C2438

C2439

C2442

C2538

C2536

C2537

C2525

C2526

C2521

C2532

C2527

C2522

C2529

C2523

C2638 1uF_6.3V

C2631 2.2uF_4V

C2621 1uF_6.3V

C2622 2.2uF_4V

C2623 2.2uF_4V

C2628 2.2uF_4V

C2632 2.2uF_4V

C2626 1uF_6.3V

C2627 1uF_6.3V

C2637 1uF_6.3V

C2636 1uF_6.3V

C2629 1uF_6.3V

CONFIDENTIAL & PROPRIETARY TO ADVANCED MICRO DEVICES INC.

C2433 10uF

C2428 10uF

C2437 10uF

C2440 10uF

C2429 10uF

C2625 10uF

C2633 10uF

C2635 10uF

C2630 10uF

C2634 10uF
© 2007 Advanced Micro Devices Advanced Micro Devices Inc.
This AMD Board schematic and design is the exclusive property of AMD,
and is provided only to entities under a non-disclosure agreement 1 Commerce Valley Drive East
C2535 10uF

C2524 10uF

C2530 10uF

C2533 10uF

C2534 10uF

with AMD for evaluation purposes. Further distribution or disclosure

2.2uF_4V

2.2uF_4V

2.2uF_4V

2.2uF_4V

1uF_6.3V

2.2uF_4V

2.2uF_4V

1uF_6.3V

1uF_6.3V

1uF_6.3V

1uF_6.3V

1uF_6.3V

1uF_6.3V

2.2uF_4V

1uF_6.3V

2.2uF_4V

1uF_6.3V

1uF_6.3V

2.2uF_4V

1uF_6.3V

2.2uF_4V

1uF_6.3V

1uF_6.3V

1uF_6.3V

is strictly prohibited. Use of this schematic and design for any purpose Markham, Ontario
other than evaluation requires a Board Technology License Agreement
with AMD. AMD makes no representations or warranties of any kind
regarding this schematic and design, including, not limited to, Date: Tuesday, November 10, 2009 Rev
any implied warranty of merchantibility or fitness for a particular
50
purpose, and disclaims responsibility forany consequences resulting Sheet 5
from use of the information included herein. of 21
Title RH JUNIPER GDDR5 1GB DP+DP/HDMI+DVI /sVGA Doc No.
102-C01301-00
5 4 3 2 1
 5 4 3 2 1

(06) JUNIPER GPIOs Strap CF XTAL OSC

+3.3V_BUS
U1E
+3.3V_BUS
PART 5 OF 15 +3.3V_BUS BIOS1
AF23 AH20 GPIO_0 GPIO_0 VIDEO BIOS
AF24 VDDR3#1 GPIO_0 AH18 GPIO_1 GPIO_1 FIRMWARE
AG23 VDDR3#2 GPIO_1 AN16 GPIO_2 GPIO_2 BIOS
C1 C2 C3 R22 R27 AG24 VDDR3#3 GPIO_2 AH23 GPIO_3_SMBDATA
VDDR3#4 GPIO_3_SMBDATA GPIO_3_SMBDATA p.1
100nF_6.3V 100nF_6.3V 100nF_6.3V 2.2K 2.2K AJ23 GPIO_4_SMBCLK R14
GPIO_4_SMBCLK GPIO_4_SMBCLK p.1
AH17 GPIO_5 2.2K 113-C013XX-XXX +3.3V_BUS
D GPIO_5_AC_BATT GPIO_5 p.17 D
AJ17 GPIO_6_TACH U11
GPIO_6_TACH GPIO_6_TACH p.18
p.17 SCL SCL AK26 AK17 GPIO_7 35mil TP92 1 8
SDA AJ26 SCL GPIO_7_BLON AJ13 GPIO_8 3 33R 6 RP1C GPIO_8_R 2 CE# VCC 7
p.17 SDA SDA GPIO_8_ROMSO SO HOLD#
AH15 GPIO_9 1 33R 8 RP1A 3 6 GPIO_10_R
GPIO_9_ROMSI AJ16 GPIO_10 2 33R 7 RP1B 4 WP# SCK 5 GPIO_9_R C4
GPIO_10_ROMSCK AK16 GPIO_11 GND SI 100nF_6.3V
AJ30 GPIO_11 AL16 GPIO_12 PM25LV010A-100SCE
DDC6CLK G GPIO_12
AJ31 AM16 GPIO_13
DDC6DATA P GPIO_13 AM14 GPIO_14_HPD2
GPIO_14_HPD2 GPIO_14_HPD2 p.9
I AM13 GPIO_15_PWRCNTL_0
GPIO_15_PWRCNTL_0 GPIO_15_PWRCNTL_0 p.17
AK14 GPIO_16 TP93 1Mbit ROM
SCL / SDA BUS: O GPIO_16_SSIN AG30 GPIO_17_ThermINT
GPIO_17_THERMAL_INT GPIO_17_ThermINT p.17,18,19
AN14 TP98
I2C Address Function Device GPIO_18_HPD3 AM17 GPIO_19_CTF
GPIO_19_CTF GPIO_19_CTF p.18
AF35 AL13 GPIO_20_PWRCNTL_1
0x80 Write VDDC CONTROLLER AG36 RSVD#1 GPIO_20_PWRCNTL_1 AJ14
GPIO_20_PWRCNTL_1 p.17 PIN BASED STRAPS
0x81 Read ST AJ27 RSVD#2 GPIO_21_BB_EN AK13 GPIO_22_ROMCSb 4 33R 5 RP1D GPIO_22_ROMCSb_R
AK27 RSVD#3 GPIO_22_ROMCSB AN13 +3.3V_BUS
0x70 VDDC CONTROLLER UPI RSVD#4 GPIO_23_CLKREQB
CLKREQ# requires open drain connection,
AN36 R1 10K GPIO_0 GPIO(0) - TX_PWRS_ENB (Transmitter Power Savings Enable)
0xA0, 0xA2 MVDDQ, MVDDC, VDDCI AP37 RSVD#6 AJ19 GENERICA CONNECT AT ASIC and cannot be used as pinstrap DNI 0: 50% Tx output swing for mobile mode
0xA4 VREF CONTROL UP6266 RSVD#7 GENERICA AK19 GENERICB 1: full Tx output swing (Default setting for Desktop)
GENERICB AJ20
GENERICC AK20 GENERICD DNI R2 10K GPIO_1 GPIO(1) - TX_DEEMPH_EN (Transmitter De-emphasis Enable)
DDC6 BUS: GENERICD AJ24 GENERICE_HPD4 DNI 0: Tx de-emphasis disabled for mobile mode
GENERICE_HPD4 GENERICE_HPD4 p.9
AH26 GENERICF_HPD5 GENERICF_HPD5 p.9
1: Tx de-emphasis enabled (Default setting for Desktop)
I2C Address Function Device GENERICF_HPD5 AH24 N29218647 TP97
AJ21 GENERICG_HPD6 DNI GPIO_2 GPIO(2) - BIF_GEN2_EN (5.0 GT/s Enable)
AK21 NC#1 AK24 DNI 0 : Default. (Driver Controlled Gen2)
NC#2 HPD1 HPD1 p.8
AH16 1 : Strap Controlled Gen2
PWRGOOD
0x98 LM96163 - External JUNIPER XT A12 HF MVD SLT BIN1 TSMC FB12 DNI GPIO_9_R VGA DISABLE : 1 for disable (set to 0 for normal operation)
Temperature Sensor LM96163 PWRGOOD: DNI
Upper Cable Card Edge or Bundle B
Internal Singal.  
+1.8V Bring to 0R PD for R6 10K GPIO_13 GPIO(13,12,11) - CONFIG[2..0]
verification. DNI 100 - 512Kbit M25P05A (ST)
C NOTE: If connecting DNI GPIO_12 CONFIG[2] 101 - 1Mbit M25P10A (ST) C
1V_LDO_POK, only one DNI 101 - 2Mbit M25P20 (ST)
pull up either to 1.8V or R8 10K GPIO_11 CONFIG[1] 101 - 4Mbit
101 - 8Mbit
M25P40
M25P80
(ST)
(ST)
3.3V DNI
100 - 512Kbit Pm25LV512 (Chingis)
DNI CONFIG[0] 101 - 1Mbit

p.15 1.8V_LDO_POK
PWRGOOD
CrossFire Card-Edge Pm25LV010 (Chingis)

V2SYNC - VIP_DEVICE_STRAP_DIS
DNI R9 10K V2SYNC p.7 1: Driver would ignore the value sampled on VHAD_0
p.1,15,18 1V_LDO_POK DNI during reset
R33
0: Driver would use the value sampled at reset from
1K VHAD_0 to determine whether or not a VIP slave device
DNI
(e.g. Theater chip) is connected

RESERVED:
R10 10K V1SYNC V1SYNC p.7
+1.8V U1F DNI Internal use only. Other logic must not affect these signals
DNI R11 10K H1SYNC H1SYNC p.7 during RESET.
PART 6 OF 15 DNI
AD12 AU1 DVPDATA_0 35mil TP60 DNI H2SYNC H2SYNC p.7 BIF_CLK_PM_EN
AF11 VDDR4#1 DVPDATA_0 AU3 DVPDATA_1 35mil TP61 DNI 0 - Disable CLKREQ# power management capability
AF12 VDDR4#2 DVPDATA_1 AW3 DVPDATA_2 35mil TP62 DNI GPIO_8_R 1 - Enable CLKREQ# power management capability
DNI C5 C6 C7 AF13 VDDR4#3 DVPDATA_2 AP6 DVPDATA_3 35mil TP63 DNI
1uF_6.3V 1uF_6.3V 1uF_6.3V AF15 VDDR4#4 DVPDATA_3 AW5 DVPDATA_4 35mil TP64 Don't set GENERICC high at reset
AG11 VDDR4#5 DVPDATA_4 AU5 DVPDATA_5 35mil TP65
AG13 VDDR4#6 DVPDATA_5 AR6 DVPDATA_6 35mil TP66
AG15 VDDR4#7 DVPDATA_6 AW6 DVPDATA_7 35mil TP67 Lower Cable Card Edge
VDDR4#8 DVPDATA_7 AU6 DVPDATA_8 35mil TP68
DVPDATA_8 AT7 DVPDATA_9 35mil TP69
or Bundle A (closer to the bracket) +3.3V_BUS
DVPDATA_9 AV7 DVPDATA_10 35mil TP70 1 2 J2
DVPDATA_10 AN7 DVPDATA_11 35mil TP71 DVOCLK 3 4 B8 BLM15AG121SN1D
DVPDATA_11 5 6 B9 BLM15AG121SN1D
D
AV9 DVPCNTL_2 7 8 Y2
TP84 35mil DVOCLK AR1 V DVPDATA_12 AT9 9 10 DVPDATA_0 27.000MHz_10PPM_30R
DVPCLK DVPDATA_13 AR10 11 12 XOUT_OSC_GENA 1 3XIN_OSC_GENA
P DVPDATA_14
DVPDATA_1 C38 C39
TP85 35mil DVPCNTL_0 AP8 AW10 13 14 DVPDATA_2 2 4 100nF_6.3V 100nF_6.3V +3.3V_BUS
TP86 35mil DVPCNTL_1 AW8 DVPCNTL_0 DVPDATA_15 AU10 DVPDATA_3 15 16
TP87 35mil DVPCNTL_2 AR3 DVPCNTL_1 DVPDATA_16 AP10 17 18 DVPDATA_4 U2
B DVPCNTL_2 DVPDATA_17 AV11 DVPDATA_5 19 20 C36 20pF_50V 10 1 C37 B
DVPDATA_18 XTALOUT XTALIN

5.1K
AR8 AT11 21 22 DVPDATA_6 20pF_50V
AU8 DVPCNTL_MVP_0 DVPDATA_19 AR12 DVPDATA_7 23 24 4 VDD33_100M_GENA
DVPCNTL_MVP_1 DVPDATA_20 AW12 25 26 DVPDATA_8 MR34 10R CLK_100M_GENA 5 VDD_100M 8 VDD33_27M_GENA
+1.8V DVPDATA_21 100M_OUT VDD_27M