РОССИЙСКО-АРМЯНСКИЙ

ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ

ИНЖЕНЕРНО-ФИЗИЧЕСКИЙ ИНСТИТУТ

Кафедра Технологии материалов и структур электронной

техники

Курсовая работа

(ТОЭ.....)

по теме

Исследование и моделирование принципа

построения дешифраторов

Выполнено студенткой 2-го курса: Мелконян Анной

Научный руководитель: О. А. Петросян

Ереван 2021
 Содержание

 Введение............................................................................................................3
 Теоретическая часть
o Классификация дешифраторов.................................................................4
o Линейный дешифратор..............................................................................6
o Прямоугольный дешифратор….................................................................7
o Пирамидальный дешифратор...................................................................8
o Логические элементы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ и их таблицы
истинности....................................................................................................9
o Применение дешифраторов…..................................................................14
 Практическая часть
o Первый пример..........................................................................................15
o Второй пример…........................................................................................16
o Третий пример…........................................................................................17
 Заключение....................................................................................................19

2
 Введение

Электронные аналоговые и цифровые устройства находят свое применение

практически во всех областях современной науки и техники. Таким образом, в
современном мире полезно, а порой и необходимо, особенно в случае инженерных
специальностей, знать азы электроники для работы с электронным и цифровым
оборудованием. С этой точки зрения, выбранная тема является актуальной.

Для успешного понимания принципа работы цифровых электронных устройств

недостаточно только теоретического изложения этих вопросов. Значительную
роль в этом играют лабораторные исследования электронных схем.

Поэтому целью курсовой работы является исследование и моделирование

принципа построения дешифраторов.

Цель работы:

 провести анализ существующих видов дешифратора

 изучить области применения дешифратора
 познакомиться со средой Multisim 14, позволяющей моделировать схемы и
процесс работы электронных и цифровых устройств
 смоделировать схему дешифратора

В заключении приведены основные результаты работы.

3
 Теоретическая часть

Дешифратор (декодер) - это комбинационное устройство, предназначенное

для преобразования параллельного двоичного кода в унитарный, т.е.
позиционный код. Обычно, указанный в схеме номер вывода дешифратора
соответствует десятичному эквиваленту двоичного кода, подаваемого на вход
дешифратора в качестве входных переменных, вернее сказать, что при подаче на
вход устройства параллельного двоичного кода на выходе дешифратора появится
сигнал на том выходе, номер которого соответствует десятичному эквиваленту
двоичного кода. Отсюда следует то, что в любой момент времени выходной сигнал
будет иметь место только на одном выходе дешифратора. В зависимости от типа
дешифратора, этот сигнал может иметь как уровень логической единицы (при
этом на всех остальных выходах уровень логического нуля), так и уровень
логического нуля (при этом на всех остальных выходах уровень логической
единицы). В дешифраторах каждой выходной функции соответствует только один
минтерм, а количество функций определяется количеством разрядов двоичного
числа. Для реализации полного дешифратора на m входов (переменных)
потребуются n = 2n элементов конъюнкции (количество входов каждого элемента
“И” равно m) и m элементов отрицания. Такие дешифраторы называются
дешифраторами n x 2n.

Классификация дешифраторов:
В зависимости от количества выходов дешифраторы разделяют на:

 Полные (n=2n)
 Не полные (n<2n)

По внутренней структуре дешифраторы делят на:

 Линейные (параллельные, прямоугольные)

 Пирамидальные

Также дешифраторы различают:

 По ёмкости (2, 3, 4 бита)

 По числу каналов (один или два)
 Форматом входного кода (двоичный или двоично-десятичный)

4
Полным дешифратором называется комбинационная схема (КС),
имеющая n входов и 2n выходов и реализующая на выходах с номерами 0,1,2…
2n-1 значения булевых функций соответственно:

K0=`Xn`Xn-1…`X2`X1;

K1=`Xn`Xn-1…`X2 X1;

K2=`Xn`Xn-1… X2`X1;

…………………………

Kn-1 = Xn Xn-1… X2 X1;

Например, дешифратор 2×4 имеет 2 входа и 4 выхода, на которых реализованы

функции K0, K1, K2, K3. Принципиальная схема этого дешифратора приведена
на рисунке.

 Дешифратор 2×4: а) принципиальная схема; б) условное обозначение

Таблица истинности для дешифратора с двумя входами изображена в таблице

X1 X2 K0 K1 K2 K3

0 0 1 0 0 0

0 1 0 1 0 0

1 0 0 0 1 0

1 1 0 0 0 1

5
Неполным дешифратором называется КС, имеющая n входов, но
реализующая N<2n минтермов n переменных. Такие дешифраторы называются
дешифраторами n x N. В виде ИС выпускаются дешифраторы 4 x 10, 4 х 7 и другие.

Линейный дешифратор – логическое устройство, имеющее всего лишь одну

ступень преобразования кодов. Линейный дешифратор является наиболее
быстродействующим. Количество разрядов дешифруемого слова определяется
числом входов n примененного логического элемента и нагрузочной
способностью элементов регистра, которых нагружен дешифратор.

Для линейного дешифратора справедливы соотношения:

 Число входов – n
 Число логических элементов – 2n
 Нагрузочная способность регистра источника сигнала – 2n-1
 Задержка дешифратора – t вентиля

Чаще всего ограничение на размер линейного дешифратора накладывается

нагрузочной способностью регистра – источника сигнала. При проектировании
дешифратора надо учитывать ложные его срабатывания в случае
неодновременного переключения разрядов регистра или счетчика. Для
устранения ложных выбросов на выходах дешифратора применяется
стробирование. При этом выход дешифратора блокируется на время переходных
процессов в источнике сигнала.

Схема дешифратора на 3 разряда (В данном случае на одном из выходов логический нуль, на всех
остальных – логический 0)

6
 Прямоугольный дешифратор применяется при большом числе разрядов. В
нем осуществляется ступенчатая дешифрация сигналов (состояний) по
следующему принципу:

Входное, необходимое для дешифрации слово с выхода регистра или счетчика

делится на две части, каждая из которых снабжается линейным дешифратором.
Выходы линейных дешифраторов подаются на основные прямоугольные
дешифраторы, выполненные на двухвходных элементах. Применение 2-х
ступенчатых дешифраторов особенно удобно в устройствах, построенных из
набора счетчиков с различными коэффициентами пересчета или регистров с
различной разрядностью.

Для 2-х каскадного прямоугольного дешифратора при одинаковом числе

разрядов n в обеих группах требуется:

 Число элементов в выходных каскадах - 2n

 Нагрузочная способность выходов линейного дешифратора – 2n/2
 Нагрузочная способность разряда регистра – 2n/2 - 1
 Задержка дешифратора – t вентиля + t линейного дешифратора

При большом числе разрядов в дешифрируемом слове n>6 и ограниченной

нагрузочной способности элементов регистра иногда используются и 3-х
каскадные схемы. При этом входное слово разбивается на три части, каждое слово
дешифрируется линейным дешифратором, а выходы этих дешифраторов
подаются на входы схем 3И.

Пример построения дешифратора для 5/32

7
 Пирамидальные дешифраторы на n входов имеют x=n-1 ступеней, причем
на каждой ступени используются только двухвходовые схемы И (рисунок 2.5).
Количество элементов И в i-й ступени составляет 2i+1, где i -номер ступени. Общее
количество схем И для пирамидального дешифратора определяется по формуле:

Недостаток пирамидальных дешифраторов различные входы дешифраторов

оказывают неравномерную нагрузку на элементы регистров, а большое число
ступеней снижает его быстродействие.

Схема пирамидального дешифратора

У такого дешифратора задержка в к-раз больше, чем в линейном, а количество

элементов, используемых для построения дешифратора, требуется меньше. Для
построения пирамидального дешифратора требуется 4(2m-1 - 1) двухвходовых схем
конъюнкции. Однако с ростом количества ступеней возрастает нагрузка
логических элементов на вновь вводимые переменные.

8
 Логические элементы И, ИЛИ, НЕ, И-НЕ,
ИЛИ-НЕ и их таблицы истинности
Электрическая схема, предназначенная для выполнения какой-либо логической
операции с входными данными, называется логическим элементом. Входные
данные представляются здесь в виде напряжений различных уровней, и результат
логической операции на выходе — также получается в виде напряжения
определенного уровня.
Операнды в данном случае подаются в двоичной системе счисления — на вход
логического элемента поступают сигналы в форме напряжения высокого или
низкого уровня, которые и служат по сути входными данными. Так, напряжение
высокого уровня — это логическая единица 1 — обозначает истинное значение
операнда, а напряжение низкого уровня 0 — значение ложное. 1 — ИСТИНА, 0 —
ЛОЖЬ.
Логический элемент — элемент, осуществляющий определенные логические
зависимости между входными и выходными сигналами. Логические элементы
обычно используются для построения логических схем вычислительных машин,
дискретных схем автоматического контроля и управления. Для всех видов
логических элементов, независимо от их физической природы, характерны
дискретные значения входных и выходных сигналов.
Логические элементы имеют один или несколько входов и один или два (обычно
инверсных друг другу) выхода. Значения «нулей» и «единиц» выходных сигналов
логических элементов определяются логической функцией, которую выполняет
элемент, и значениями «нулей» и «единиц» входных сигналов, играющих роль
независимых переменных. Существуют элементарные логические функции, из
которых можно составить любую сложную логическую функцию.
Традиционно логические элементы выпускаются в виде специальных
радиодеталей — интегральных микросхем. Логические операции, такие как
конъюнкция, дизъюнкция, отрицание и сложение по модулю (И, ИЛИ, НЕ,
исключающее ИЛИ) — являются основными операциями, выполняемыми на
логических элементах основных типов. Далее рассмотрим каждый из этих типов
логических элементов более внимательно.

Логический элемент «И» - конъюнкция, логическое

умножение, AND

«И» - логический элемент, выполняющий над входными данными операцию

конъюнкции или логического умножения. Данный элемент может иметь от 2 до 8

9
(наиболее распространены в производстве элементы «И» с 2, 3, 4 и 8 входами)
входов и один выход.
Условные обозначения логических элементов «И» с разным количеством входов
приведены на рисунке. В тексте логический элемент «И» с тем или иным числом
входов обозначается как «2И», «4И» и т. д. - элемент «И» с двумя входами, с
четырьмя входами и т. д.

Таблица истинности для элемента 2И показывает, что на выходе элемента будет

логическая единица лишь в том случае, если логические единицы будут
одновременно на первом входе И на втором входе. В остальных трех возможных
случаях на выходе будет нуль.
На западных схемах значок элемента «И» имеет прямую черту на входе и
закругление на выходе. На отечественных схемах — прямоугольник с символом
«&».

Логический элемент «ИЛИ» - дизъюнкция, логическое

сложение, OR

«ИЛИ» - логический элемент, выполняющий над входными данными операцию

дизъюнкции или логического сложения. Он так же как и элемент «И»
выпускается с двумя, тремя, четырьмя и т. д. входами и с одним выходом.
Условные обозначения логических элементов «ИЛИ» с различным количеством
входов показаны на рисунке. Обозначаются данные элементы так: 2ИЛИ, 3ИЛИ,
4ИЛИ и т. д.

10
 Таблица истинности для элемента «2ИЛИ» показывает, что для появления на
выходе логической единицы, достаточно чтобы логическая единица была на
первом входе ИЛИ на втором входе. Если логические единицы будут сразу на двух
входах, на выходе также будет единица.
На западных схемах значок элемента «ИЛИ» имеет закругление на входе и
закругление с заострением на выходе. На отечественных схемах — прямоугольник
с символом «1».

Логический элемент «НЕ» - отрицание, инвертор, NOT

«НЕ» - логический элемент, выполняющий над входными данными операцию

логического отрицания. Данный элемент, имеющий один выход и только один
вход, называют еще инвертором, поскольку он на самом деле инвертирует
(обращает) входной сигнал. На рисунке приведено условное обозначение
логического элемента «НЕ».

Таблица истинности для инвертора показывает, что высокий потенциал на входе

даёт низкий потенциал на выходе и наоборот.
На западных схемах значок элемента «НЕ» имеет форму треугольника с
кружочком на выходе. На отечественных схемах — прямоугольник с символом
«1», с кружком на выходе.

11
 Логический элемент «И-НЕ» - конъюнкция (логическое
умножение) с отрицанием, NAND

«И-НЕ» - логический элемент, выполняющий над входными данными операцию

логического сложения, и затем операцию логического отрицания, результат
подается на выход. Другими словами, это в принципе элемент «И», дополненный
элементом «НЕ». На рисунке приведено условное обозначение логического
элемента «2И-НЕ».

Таблица истинности для элемента «И-НЕ» противоположна таблице для

элемента «И». Вместо трех нулей и единицы — три единицы и нуль. Элемент «И-
НЕ» называют еще «элемент Шеффера» в честь математика Генри Мориса
Шеффера, впервые отметившего значимость этой логической операции в 1913
году. Обозначается как «И», только с кружочком на выходе.

Логический элемент «ИЛИ-НЕ» - дизъюнкция (логическое

сложение) с отрицанием, NOR

«ИЛИ-НЕ» - логический элемент, выполняющий над входными данными

операцию логического сложения, и затем операцию логического отрицания,
результат подается на выход. Иначе говоря, это элемент «ИЛИ», дополненный
элементом «НЕ» - инвертором. На рисунке приведено условное обозначение
логического элемента «2ИЛИ-НЕ».

12
 Таблица истинности для элемента «ИЛИ-НЕ» противоположна таблице для
элемента «ИЛИ». Высокий потенциал на выходе получается лишь в одном случае,
когда на оба входа подаются одновременно низкие потенциалы. Обозначается как
«ИЛИ», только с кружочком на выходе, обозначающим инверсию.

Логический элемент «исключающее ИЛИ» - сложение по

модулю 2, XOR

«Исключающее ИЛИ» - логический элемент, выполняющий над входными

данными операцию логического сложения по модулю 2, имеет два входа и один
выход. Часто данные элементы применяют в схемах контроля. На рисунке
приведено условное обозначение данного элемента.
Изображение в западных схемах — как у «ИЛИ» с дополнительной изогнутой
полоской на стороне входа, в отечественной — как «ИЛИ», только вместо «1»
будет написано «=1».

Этот логический элемент еще называют «неравнозначность». Высокий уровень

напряжения будет на выходе лишь тогда, когда сигналы на входе не равны (на
одном единица, на другом нуль или на одном нуль, а на другом единица) если
даже на входе будут одновременно две единицы, на выходе будет нуль — в этом
отличие от «ИЛИ». Данные элементы логики широко применяются в сумматорах
и дешифраторах.

13
 Применение дешифраторов

1. В схемах индикации дешифраторы используются для преобразования

рабочего кода счетчика или регистра в код, необходимый для работы
индикатора: десятичный, восьмеричный.
2. Дешифраторы широко используются в коммутаторах электронных
устройств, обеспечивая включение в каждый момент времени только
одного устройства.
3. Для управление последовательностью работы устройств, элементов, в
мультиплексорах.

Мультиплексоры служат для коммутации любого из нескольких входов

схемы с ее выходом. Номер коммутируемого входного сигнала определяется
логическими уровнями шин адреса.

Например 555КП7 – мультиплексор 8/1 со стробированием. При адресном коде

000 на выход коммутируется вход В0, при коде 001 – вход В1 и т.д., при коде 111
на выход коммутируется вход В7. При лог.1 на входе стробирования С на
выходе В всегда 0.

14
 Практическая часть

Первый пример:

Рассмотрим построение линейного дешифратора на логических элементах

«и/не», для этого запускаем программу Multisim 14, и собираем схему
дешифратора.

U3

XWG1 AND2
U1
16 0

O XLA1
NOT U4 1
O
O
AND2
X
U5
X
X
AND2
31 15
U2
R T F

U6 C Q T
NOT

AND2

Это схема линейного дешифратора 2×4, для построения которого

использовались 2 элемента «не» и 4 элемента «и». Ко входам дешифратора
подключен Word generator, который предназначен для генерации до 8192 32-
разрядных двоичных слов, а к выходам подключен Logic Analyzer, который
предназначен для диагностики цифровых схем. Для того, чтобы построить
временную диаграмму работы дешифратора, в меню выбираем Run, открывая
окно Grapher View можно увидеть график.

15
Второй пример:
Теперь рассмотрим построение пирамидального дешифратора на логических
элементах «и/не».
XWG1
U8
16 0

O
AND2
O U1
U4
O
NOT XLA1
X U9
AND2 1

X
X AND2
31 15

R T U2 U10

NOT AND2
U5
F
C Q T
AND2
U11

U3 AND2

U12
NOT

AND2
U6

U13
AND2

AND2

U14

U7
AND2

U15
AND2

AND2

Это схема пирамидального дешифратора 3×8 в программе Multisim 14. Как и в

прошлом примере к входам дешифратора подключен Word generator, а к выходам
подключен Logic Analyzer.

16
 Временная диаграмма работы пирамидального дешифратора

Третий пример:
А теперь поймем принцип работы дешифратора. Для этого соберем схему с
использованием дешифратора 74LS138D.

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

U1
1 A Y0 15
2 B Y1 14
3 C Y2 13
Y3 12
6 G1 Y4 11
4 ~G2A Y5 10
5 ~G2B Y6 9
Y7 7

74LS138D
VCC

5.0V

К выходам дешифратора подключены лампочки, подадим сигналы к входам.

17
 A
0
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

B
0

C
U1
1
1 A Y0 15
2 B Y1 14
3 C Y2 13
Y3 12
6 G1 Y4 11
4 ~G2A Y5 10
5 ~G2B Y6 9
Y7 7

74LS138D
VCC

5.0V

Как мы видим, когда к входам дается сигнал 100, то загорается 4-ая лампочка (в
двоичной системе отчета четверке соответствует 100).

Для наглядности рассмотрим еще некоторые случаи:

A
1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

B
1

C
U1
1
1 A Y0 15
2 B Y1 14
3 C Y2 13
Y3 12
6 G1 Y4 11
4 ~G2A Y5 10
5 ~G2B Y6 9
Y7 7

74LS138D
VCC

5.0V

В двоичной системе отчета семерке соответствует 111

18
 A
0
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

B
1

C
U1
0
1 A Y0 15
2 B Y1 14
3 C Y2 13
Y3 12
6 G1 Y4 11
4 ~G2A Y5 10
5 ~G2B Y6 9
Y7 7

74LS138D
VCC

5.0V

В двоичной системе отчета двойке соответствует 010

Заключение

Таким образом, в курсовой работе была изучена литература и

проанализированы существующие виды дешифраторов. Этот анализ наглядно
показал разницу между разновидностями дешифраторов. В простейшем
представлении дешифраторы требуются для обратного преобразования двоичных
чисел в небольшие по значению десятичные числа.

В теоретической части подробно проанализированы разновидности и принципы

работы дешифраторов, изучены сферы применения устройств.

В практической части была описана программная среда разработки и

моделирования аналоговых и цифровых электронных устройств Multisim 14,
позволяющая конструировать электронные схемы и моделировать процесс работы
электронных цифровых устройств. Были смоделированы и изучены принципы
действия линейного и пирамидального дешифратора, приведены временные
диаграммы их работ. Еще была смоделирована схема с дешифратором на который
подавались сигналы, а результаты были описаны и приведены.

19
 Таким образом, все поставленные в курсовой работе задачи выполнены
полностью.

Список литературы

 С.О.Мкртчян «Проектирование логических устройств ЭВМ на нейронных

элементах», Москва, «Энергия», 1977, Стр.74-78

 С.О.Мкртчян «Проектирование логических устройств ЭВМ на нейронных

элементах», Москва, «Энергия», 1977, Стр.40-49

 https://studfile.net/preview/1172026/page:5/
 https://studwood.ru/2127468/tehnika/oblast_primeneniya
 https://studfile.net/preview/1007582/page:6/
 https://xreferat.com/33/3959-1-shifratory-deshifratory-triggery.html
 https://studfile.net/preview/948112/
 http://electricalschool.info/electronica/1918-logicheskie-jelementy-i-ili-ne-i-ne-ili.html#:~:text=
%C2%AB%D0%98%D0%9B%D0%98%2D%D0%9D%D0%95%C2%BB%20%2D%20%D0%BB
%D0%BE%D0%B3%D0%B8%D1%87%D0%B5%D1%81%D0%BA%D0%B8%D0%B9,%D1%8D

20
%D0%BB%D0%B5%D0%BC%D0%B5%D0%BD%D1%82%D0%B0%20%C2%AB2%D0%98%D0%9B
%D0%98%2D%D0%9D%D0%95%C2%BB

21