Академический Документы
Профессиональный Документы
Культура Документы
ИССЛЕДОВАНИЕ ДЕШИФРАТОРОВ
ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ
1
0 ... 0 0 0 ... 0 0
1 0 0 0 ... 0 0 1 0 0 ... 0 0
1 0 0 0 ... 0 1 0 1 0 ... 0 0
1 0 0 0 ... 1 0 0 0 1 ... 0 0
. . . . ... . . . . . ... . .
. . . . ... . . . . . ... . .
. . . . ... . . . . . ... . .
1 1 1 1 ... 1 0 0 0 0 ... 1 0
1 1 1 1 ... 0 1 0 0 0 ... 0 1
F 0 EN A n 1 A n 2 ... A i A 1 A 0 ,
F1 EN A n 1 A n 2 ... A i A 1 A 0 ,
F 2 EN A n 1 A n 2 ... A i A1 A 0 , (1)
. . . . . . . . . . . . . . . . . . . .
F N 2 EN A n 1 A n 2 ... A i A1 A 0 ,
F N 1 EN A n 1 A n 2 ... Ai A1 A 0 ,
где A i ( i 0 , n 1) - входные сигналы (переменные) дешифратора,
F j ( j 1, N 1) - выходные сигналы (функции) дешифратора,
EN- сигнал разрешения (стробирования) работы дешифратора.
Функции (1) являются также минимальными ДНФ и минимальными КНФ.
При EN=1 дешифратор работает как преобразователь кода “1 из N “, при EN=0 на всех
выходах дешифратора устанавливаются неактивные сигналы независимо от поступающих
наборов входных адресных сигналов. Вход EN может быть инверсным. В этом случае
обычная работа дешифратора имеет место при EN=0. Дешифратор может иметь несколько
входов разрешения, которые объединяются между собой логической функцией конъюнкции.
Каждая функция Fj в (1) представляет собой конституенту единицы или инверсию
конституенты нуля с соответствующим номером. Поэтому логические функции (1) можно
записать в виде:
F j EN m j
EN M j , (2)
j ( 0 , N 1),
где mj – конституента единицы, Мj -конституента нуля,
j- номер набора, на котором mj равна единице, а Мj -нулю.
Дешифратор может применяться:
- ,
- как демультиплексор при наличии входа разрешения,
- для формирования функций алгебры логики.
Входы разрешения служат:
- для временн ́ го выделения (стробирования) той части выходного сигнала, которая не имеет
искажений, вызываемых гонками входных сигналов,
- для выполнения функции демультиплексирования,
- для наращивания разрядности дешифратора, т.е. увеличения числа адресных входов и
соответственно выходов.
2
Параметры дешифратора. К основным параметрам дешифратора относятся:
- количество входов, определяемое разрядностью преобразуемого двоичного слова,
- количество выходов,
- статические параметры, такие как входные и выходные токи и напряжения логических
“0”
и “1”, напряжения допустимых статических помех U ПОМ 0
, U 1ПОМ , коэффициент
разветвления по выходу Kраз и др., которые определяются аналогичными параметрами
логических элементов, на которых он строится,
- потребляемая мощность Рпот (или ток Iпот),
- динамические параметры: времена задержки распространения сигнала при включении и
выключении t 1зд, 0. р и t зд0 ,1. р , характеризующие быстродействие дешифратора.
Быстродействие и потребляемая мощность зависят как от используемой элементной базы,
так и от функциональной схемы дешифратора, определяемой способом его построения и
количеством выходов.
F 0 EN A 2 A 1 A 0 EN A 2 A1 A 0 ,
F1 EN A 2 A 1 A 0 EN A 2 A1 A 0 ,
F 2 EN A 2 A1 A 0 EN A 2 A 1 A 0 ,
3
F 3 EN A 2 A1 A 0 EN A 2 A 1 A 0 ,
F 4 EN A 2 A 1 A 0 EN A 2 A1 A 0 , (3)
F 5 EN A 2 A 1 A 0 EN A 2 A1 A 0 ,
F 6 EN A 2 A1 A 0 EN A 2 A 1 A 0 ,
F 7 EN A 2 A1 A 0 EN A 2 A 1 A 0 ,
или
F j
, j 0 ,7
ENm j EN M j
A0 1 DC 0 F0
1 F1
A1 2 2 F2
3 F3
A2 4 4 F4
5 F5
6 F6
E 7 F7
Рис. 1
4
Входные инверторы (рис.1,а) включены в схему для того, чтобы каждый вход
дешифратора являлся единичной нагрузкой для источника входного сигнала.
На выходе 0 (рис.1, а,б) активный уровень сигнала 1 формируется только при входном
наборе А2А1А0 =000, на всех остальных выходах в это время сигналы 0; на выходе 1 сигнал 1
формируется только при входном наборе А2А1А0 =001, на всех остальных выходах – сигналы
0 и т.д.
Электрическая функциональная схема и условное графическое изображение (УГО)
дешифратора приведены соответственно на рис. 1,а,б.
В данном дешифраторе каждый набор входных сигналов преобразуется в сигнал 1 на
соответствующем выходе. При этом на остальных выходах действуют сигналы 0. Такой
дешифратор называется дешифратором с прямыми выходами.
Входные инверторы (рис.1,а) включены в схему для того, чтобы каждый вход
дешифратора являлся единичной нагрузкой для источника входного сигнала.
На выходе 0 (рис.1, а,б) активный уровень сигнала 1 формируется только при входном
наборе А2А1А0 =000, на всех остальных выходах в это время сигналы 0; на выходе 1 сигнал 1
формируется только при входном наборе А2А1А0 =001, на всех остальных выходах – сигналы
0 и т.д.
При построении дешифратора на элементах И-НЕ реализуется система функций:
F
0
AA
2 1A
0, F
4
AAA,
2 1 0
F
1
AA
2 1A
0
, F
5
AAA,
2 1 0
F
2
A
2A A,
1 0
F
6
AAA,
2 1 0
F A
2A A, F AA A,
3 1 0 7 2 1 0 (4)
или
F j EN m j EN M j , j 0 , 7 . (5)
5
где t зд . р .ср 1 , t зд . р .ср 2 - среднее время задержки распространения сигнала в инверторе и
конъюнкторе соответственно.
Рис.3
6
Рис. 4
A
AAA
, 2
210
A1AA
0
, 2
A AA
, 2
10
AA
1
.
0
7
A1 A1 A0 A0 A2 A2 E
& F0
&
& F4
& F1
&
& F5
& F2
&
& F6
& F3
&
& F7
I ступ е н ь
II ступ е н ь
Рис. 5
9
1 DC 0 F0
2 1 F1
2 F2
E1 3 F3
E2
2
A0
1 DC 0 F4
2 1 F5
A1
2 F6
E1 3 F7
DC 0 E2
3
A2
1
1
1 DC 0 F8
A3 2 2 1 F9
2
2 F10
3 E1 3 F11
1
E2
4
1 DC 0 F12
2 1 F13
2 F14
E1 3 F15
C
E2
5
Рис. 6
A0
1 DC 0 F0
A1 1 F1
2
2 F2
A2
4 3 F3
4 F4
A3 & F5
5
E1 & DC
6 F6 C
C E4 0 F0
E2 7 F7
1 1 F1
E3
2 F2
DC
A0 3 F3
1 0 F8 1
1 F9
2 A1
2 F1 0 2
0 F4
4 3 F1 1
& 1 F5
4 F1 2
& F1 3
E2 2 F6
5 A2
1 E1 3 F7
6 F1 4 E1
E2 7 F1 5
2
Рис. 7 Рис. 8
10
Задание и порядок выполнения работы
U1A U2B
2 4 2 4
3 1A 1Y0 5 3 1A 1Y0 5
1B 1Y1 6 1B 1Y1 6
1 1Y2 7 1 1Y2 7
~1G 1Y3 ~1G 1Y3
74LS139D 74LS139D
11
4. Исследовать работоспособность дешифраторов ИС 533ИД7 (74LS138 – см. U3 на рис.
ниже), рис. 4 и рис. 9:
а) снять временные диаграммы сигналов нестробируемого дешифратора DC 3-8 ИС
533ИД7, подавая на его адресные входы 1, 2, 4 сигналы Q0 , Q1, Q2 с выходов
счетчика, а на входы разрешения Е1, Е2, Е3 – сигналы лог. 1, 0, 0 соответственно;
б) собрать схему дешифратора DC 5-32 cогласно методике наращивания числа входов
и снять временные диаграммы сигналов, подавая на его адресные входы сигналы Q0, Q1, Q2,
Q3, Q4 c выходов 5-разрядного счетчика, а на входы разрешения – импульсы генератора
, задержанные линией задержки макета.
U3 1 DC 0 F0
1 15 2 1 F1
2 A Y0 14
B Y1 2 F2
3 13 4
C Y2 12 3 F3
6 Y3 11
G1 Y4 & 4 F4
4 10
5 ~G2A Y5 9
~G2B Y6 E1 5 F5
7
Y7 E2 F6
6
E3 7 F7
74LS138N
Рис. 9
5.Составить отчет
Требования к отчету
Отчет должен содержать электрические функциональные схемы, таблицы истинности,
временные диаграммы сигналов исследуемых дешифраторов, результаты измерений
параметров выходных сигналов дешифраторов.
Контрольные вопросы
12