Академический Документы
Профессиональный Документы
Культура Документы
ОТЧЕТ - КУРСОВАЯ - РАБОТА PCN
ОТЧЕТ - КУРСОВАЯ - РАБОТА PCN
Отчёт
по годовому проекту дисциплины:
Анализ и синтез цифровых устройств
Кишинёв 2022
1
Оглавление
Введение:...........................................................................................................................................................3
Глава I. Синтез регистра обратного счётчика по модулю 21, циклический сдвиг вправо..........................4
1. 1 Общее сведения о регистрах и счётчиках:............................................................................................4
1.2 Описание регистров счётчиков:.............................................................................................................4
1.3 Синтез многофункционального элемента:............................................................................................5
1.3.1 Таблица переходов:..............................................................................................................6
1.3.2 Минимизация функций:......................................................................................................7
1.3.3 Схема регистра счётчика – Приложение 1........................................................................9
Глава I I. Синтез командого автомата..............................................................................................................9
2.1 Общие сведения о автоматах:.................................................................................................................9
2.2 Описание алгоритма с плавающей запятой:........................................................................................10
2.2.1 Пример сложения и вычитания с плавающей запятой:..................................................11
2.3 Этапы синтеза алгоритма:.....................................................................................................................16
2.3.1 Блок схема алгоритма – Приложение 2...........................................................................16
2.3.2 Блок схема отмеченная – Приложение 3.........................................................................16
2.3.3 Граф переходов – Приложение 4......................................................................................16
2.3.4 Кодирование состояний:...................................................................................................16
2.3.5 Таблица переходов:............................................................................................................17
2.3.6 Логические выражения и схема автомата – Приложение 5...........................................17
Глава I I I. Синтез операционного автомата..................................................................................................18
3.1 Общие данные:......................................................................................................................................18
3.2 Выбор компонентов:.............................................................................................................................18
3.3 Структурная схема – Приложение 6....................................................................................................18
Вывод:..............................................................................................................................................................19
Библиография:.................................................................................................................................................20
Приложение 1:.................................................................................................................................................21
Приложение 2:.................................................................................................................................................21
Приложение 3:.................................................................................................................................................23
Приложение 4:.................................................................................................................................................24
Приложение 5:.................................................................................................................................................26
Приложение 6:.................................................................................................................................................27
2
Введение:
Сегодня, в свете стремительного роста роли технологий в нашей
повседневной жизни, проектирование цифровых устройств становится одной из
ключевых задач. Эти устройства играют важную роль в работе компьютеров и
других вычислительных устройств. В рамках данного курсового проекта я
успешно реализовал проектирование цифровых устройств, включающее схемы
многофункционального элемента, командного автомата и операционного
автомата. Эти элементы являются неотъемлемой частью эффективной и
продуктивной работы ЭВМ. Каждый специалист в области проектирования
вычислительных систем должен иметь понимание о том, как синтезируются эти
элементы и какую роль они играют в обеспечении правильной работы
конкретной системы.
В главе I рассмотрен синтез многофункционального элемента. Он
представляет собой обратный регистр-счётчик по модулю 21, осуществляющий
циклический сдвиг вправо. Составлена таблица переходов, минимизация
функций и логическая схема элемента.
В главе II рассмотрена разработка и синтез командного автомата, который
осуществляет арифметические операции сложения и вычитания чисел с
плавающей запятой. Разработаны алгоритмы сложения и вычитания, блок схемы,
алгоритмов, граф переходов, таблица переходов состояний и минимизация
функций.
Главы III описывается процесс создания операционного автомата
вышеописанных арифметических операции.
В процессе выполнения вышеописанных задач, будет проведён
соответствующий анализ принципов работы того или иного устройства, а также
правильности их функционирования.
3
Глава I. Синтез регистра обратного счётчика по модулю 21,
циклический сдвиг вправо.
1. 1 Общее сведения о регистрах и счётчиках:
Многофункциональный элемент – последовательная логическая схема,
которая может выполнять множество функции в соответствии с приложенными
сигналами управления. В общем плане состоит из триггеров и комбинационной
логической схемы, которая им управляет. Основными составляющими
многофункционального элемента являются регистры и счётчики.
Регистр и счетчик - это два важных компонента цифровых схем,
используемых в различных приложениях.
Регистр - это устройство, которое используется для хранения и
последующей обработки информации в цифровой форме. Регистры могут
использоваться для хранения данных в компьютерах, микроконтроллерах,
цифровых устройствах обработки сигналов и других приложениях. Регистр
состоит из нескольких битов (обычно от 4 до 32 бит), каждый из которых может
принимать два возможных значения - 0 или 1. Регистры могут выполнять
различные операции, такие как запись данных, чтение данных, сдвиг битов и
другие.
Счетчик - это устройство, которое используется для увеличения или
уменьшения числового значения на фиксированный шаг в зависимости от
входных сигналов. Счетчики могут быть использованы для подсчета количества
событий, таких как импульсы счетчика, тактовые импульсы и другие. Счетчик
также может быть использован для генерации сигналов с определенной частотой
или для генерации сигналов с определенным шаблоном поведения.
Как правило, регистры и счетчики используются вместе в различных
приложениях. Например, регистры могут использоваться для хранения значений,
которые затем используются счетчиком для генерации сигналов. Счетчики могут
также использоваться для управления адресными сигналами, которые указывают
на определенный регистр для чтения или записи данных.
4
1.2 Описание регистров счётчиков:
Регистр – последовательный функциональный элемент, предназначенный
для запоминания и обработки бинарных слов. Обязательным компонентом
любого регистра являются триггера. Основными сигналами, определяющими
работу регистра, являются CLK (тактовый сигнал), CLR (очистка/обнуление), а
также управляющие сигналы S0, S1 позволяющие выбирать режим работы
регистра. В зависимости от подключения входов триггеров, регистр может
загружать данные в параллельном или последовательном коде.
Счётчик – последовательная логическая схема, целью которой является
регистрация числа импульсов, поданного на вход схемы. Счётчик имеет M
состояний. Обязательным устройством в структуре счётчика является триггер.
Число триггеров определяется по формуле n = ] Log2 M [. В зависимости от
направления счёта, счётчики делятся на прямые, обратные, реверсивные. По
способу смены состояния делятся на синхронные и асинхронные.
S Режим работы
0 Регистр с циклическим
смещением вправо
1 Инверсный счетчик по
модулю 21
Qt Qt+1 jt kt
0 0 0 *
0 1 1 *
1 0 * 1
1 1 * 0
5
1.3.1 Таблица переходов:
t t+1
S Q Q Q Q Q Q Q Q Q Q
Nr 4 3 2 1 0 4 3 2 1 0 j4 k4 j3 k3 j2 k2 j1 k1 j0 k0
Q Q Q Q Q Q Q Q Q Q Q nQ Q nQ Q nQ Q nQ Q nQ
0 4 3 2 1 0 0 4 3 2 1 0 0 4 4 3 3 2 2 1 1
31 1 1 1 1 1 1 1 1 1 1 0 * 0 * 0 * 0 * 0 * 1
30 1 1 1 1 1 0 1 1 1 0 1 * 0 * 0 * 0 * 1 1 *
29 1 1 1 1 0 1 1 1 1 0 0 * 0 * 0 * 0 0 * * 1
28 1 1 1 1 0 0 1 1 0 1 1 * 0 * 0 * 1 1 * 1 *
27 1 1 1 0 1 1 1 1 0 1 0 * 0 * 0 0 * * 0 * 1
26 1 1 1 0 1 0 1 1 0 0 1 * 0 * 0 0 * * 1 1 *
25 1 1 1 0 0 1 1 1 0 0 0 * 0 * 0 0 * 0 * * 1
24 1 1 1 0 0 0 1 0 1 1 1 * 0 * 1 1 * 1 * 1 *
23 1 1 0 1 1 1 1 0 1 1 0 * 0 0 * * 0 * 0 * 1
22 1 1 0 1 1 0 1 0 1 0 1 * 0 0 * * 0 * 1 1 *
21 1 1 0 1 0 1 1 0 1 0 0 * 0 0 * * 0 0 * * 1
20 1 1 0 1 0 0 1 0 0 1 1 * 0 0 * * 1 1 * 1 *
19 1 1 0 0 1 1 1 0 0 1 0 * 0 0 * 0 * * 0 * 1
18 1 1 0 0 1 0 1 0 0 0 1 * 0 0 * 0 * * 1 1 *
17 1 1 0 0 0 1 1 0 0 0 0 * 0 0 * 0 * 0 * * 1
16 1 1 0 0 0 0 0 1 1 1 1 * 1 1 * 1 * 1 * 1 *
15 1 0 1 1 1 1 0 1 1 1 0 0 * * 0 * 0 * 0 * 1
14 1 0 1 1 1 0 0 1 1 0 1 0 * * 0 * 0 * 1 1 *
13 1 0 1 1 0 1 0 1 1 0 0 0 * * 0 * 0 0 * * 1
12 1 0 1 1 0 0 0 1 0 1 1 0 * * 0 * 1 1 * 1 *
11 1 0 1 0 1 1 0 1 0 1 0 0 * * 0 0 * * 0 * 1
10 1 0 1 0 1 0 1 1 1 1 1 1 * * 0 1 * * 0 1 *
9 1 0 1 0 0 1 1 1 1 1 1 1 * * 0 1 * 1 * * 0
8 1 0 1 0 0 0 1 1 1 1 1 1 * * 0 1 * 1 * 1 *
7 1 0 0 1 1 1 1 1 1 1 1 1 * 1 * * 0 * 0 * 0
6 1 0 0 1 1 0 1 1 1 1 1 1 * 1 * * 0 * 0 1 *
5 1 0 0 1 0 1 1 1 1 1 1 1 * 1 * * 0 1 * * 0
4 1 0 0 1 0 0 1 1 1 1 1 1 * 1 * * 0 1 * 1 *
3 1 0 0 0 1 1 1 1 1 1 1 1 * 1 * 1 * * 0 * 0
2 1 0 0 0 1 0 1 1 1 1 1 1 * 1 * 1 * * 0 1 *
1 1 0 0 0 0 1 1 1 1 1 1 1 * 1 * 1 * 1 * * 0
0 1 0 0 0 0 0 1 1 1 1 1 1 * 1 * 1 * 1 * 1 *
6
1.3.2 Минимизация функций:
K4 = nQ3nQ2nQ1nQ0S + nSnQ0
J3 = nQ4S + nQ3nQ2nQ1nQ0S+nSQ4
K3 = Q4nQ2nQ1nQ0S + nSnQ4
7
J2 = nQ1nQ0S + nQ4nQ3S+nQ4nQ1S+ nQ4nQ0S + nSQ3
9
операционный автомат на выполнение необходимых действий, связанных с
выполнением очередной команды.
10
6 Проверка знака Ez. Если знак отрицательный, то Mx сдвигается вправо
на модуль Ez, а Ez = Ey. Если знак положительный, то My сдвигается вправо на
модуль Ez, а Ez = Ex;
7 Сложение/вычитание мантисс;
8 Нормализация мантиссы (при необходимости):
8.1 Переполнение – если мантиссы имеют одинаковый знак, а знак
результата отличается. Необходимо инвертировать цифру знака, сдвинуть
мантиссу на одну позицию вправо, а экспоненту инкрементировать один раз;
8.2 Денормализация мантиссы результата – если знак совпадает со
следующей цифрой после знака. Необходимо последовательно сдвигать
мантиссу до тех пор, пока бит знака и первый бит мантиссы не будут отличаться.
Затем экспонента декрементируется столько раз, сколько была сдвинута
мантисса;
9 Если результат – отрицательное число, необходимо перевести его из
дополнительного кода в прямой.
Решение:
Производим конверсию для целой части:
Х = -210,32
Sg 128 64 32 16 8 4 2 1
-210 1 1 1 0 1 0 0 1 0
-210 = 1.11010010
11
0 , 3 2
2
0 , 6 4
2
1 , 2 8
2
0 , 5 6
2
1 , 1 2
2
0 , 2 4
2
0 , 4 8
2
0 , 9 6
2
1 , 9 2
2
1 , 8 4
2
1 , 8 4
0,32 = 0,0101000111
X = 11010010, 0101000111
X = -0.11010010, 0101000111 * 28
Mх = -0.1101001001010001
Ех = 0.10002 (810)
Sg 32 16 8 4 2 1
58 0 1 1 1 0 1 0
58 = 0.111010
0,24 = 0,0011110101
Y = 0.111010, 0011110101
Y = 0.111010, 0011110101* 26
My = 0.1110100011110101
Еy = 0.01102 (610)
1) Сложение:
Mх = -0.1101001001010001 My = 0.1110100011110101
Ех = 0.1000 Еy = 0.0110
Mх в Д.К = 1,0010110110101111
1. D = Ex - Ey = Ex + (- Ey)
-Ey = 1,1010
D=
0 , 1 0 0 0
+
1 , 1 0 1 0
0 , 0 0 1 0
D > 0 => Ех > Еy => Еz = Еx
13
Ez = Ex = 0, 1000
1 , 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1
+
0 , 0 0 1 1 1 0 1 0 0 0 1 1 1 1 0 1
1 , 0 1 1 0 0 1 1 1 1 1 1 0 1 1 0 0
Mz = 1.0110011111101100
Mz = -0.1001100000010100
Z = -0.10011000, 00010100 * 28
Z = -10011000, 00010100
Sg 128 64 32 16 8 4 2 1
1 1 0 0 1 1 0 0 0
Z = - 152,0781125
ч.т.д.
2) Вычитание:
Mх = -0.1101001001010001 My = 0.1110100011110101
Ех = 0.1000 Еy = 0.0110
Mх в Д.К = 1,0010110110101111
1. D = Ex - Ey = Ex + (- Ey)
-Ey = 1.1010
14
D=
0 , 1 0 0 0
+
1 , 1 0 1 0
0 , 0 0 1 0
D > 0 => Ех > Еy => Еz = Еx
Еz = 0.1000
2. My сдвигается вправо на | D | = 0,0010 = 2, повторяя цифру знака
My = 0.0011101000111101
3. Mz = Mx + (-My);
Mх = 1.0010110110101111; My = 1.1100010111000011
1 , 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1
+
1 , 1 1 0 0 0 1 0 1 1 1 0 0 0 0 1 1
0 , 1 1 1 1 0 0 1 1 0 1 1 1 0 0 1 0
Mz = 0.1111001101110010
Проверка на переполнение:
Мантисса сдвигается на 1 позицию вправо, Знаковый бит инвертируется.
Порядок результата увеличивается на 1.
Mz = 1.0111100110111001
Ez = 0, 1000 + 0, 0001 = 0, 1001
Z = 1.100001100,1000111* 29
Z = -100001100,1000111
15
Z = - 268.5546875
S1 S6 S9
01
S2 S5 S10
11
S3 S4 S11 S12
10
Q3 Q2 Q1 Q0
S0 0 0 0 0
S1 0 0 0 1
16
S2 0 0 1 1
S3 0 0 1 0
S4 0 1 1 0
S5 0 1 1 1
S6 0 1 0 1
S7 0 1 0 0
S8 1 1 0 0
S9 1 1 0 1
S10 1 1 1 1
S11 1 1 1 0
S12 1 0 1 0
17
2.3.6 Логические выражения и схема автомата – Приложение 5.
18
4 Регистр данных памяти представляет собой регистр блока управления
компьютера, который содержит данные, которые будут сохранены в памяти
ЭВМ.
Вывод:
19
учетом выполненных задач, можно утверждать, что цель проекта достигнута и
его можно считать завершенным.
Библиография:
В процессе выполнения данной работы были использованы следующие
источники:
1)https://ru.wikipedia.org/
wiki/
%D0%A0%D0%B5%D0%B3%D0%B8%D1%81%D1%82%D1%80_(%D1%8
6%D0%B8%D1%84%D1%80%D0%BE%D0%B2%D0%B0%D1%8F_
%D1%82%D0%B5%D1%85%D0%BD%D0%B8%D0%BA%D0%B0)
2)https://ru.wikipedia.org/wiki/
%D0%A1%D1%87%D1%91%D1%82%D1%87%D0%B8%D0%BA_(%D1%8
D%D0%BB%D0%B5%D0%BA%D1%82%D1%80%D0%BE%D0%BD
%D0%B8%D0%BA%D0%B0)
3)https://ru.wikipedia.org/wiki/%D0%9E%D0%BF
%D0%B5%D1%80%D0%B0%D1%86%D0%B8%D0%BE%D0%BD
%D0%BD%D1%8B%D0%B9_%D0%B0%D0%B2%D1%82%D0%BE
%D0%BC%D0%B0%D1%82
4)https://ru.wikipedia.org/wiki/
%D0%A3%D1%81%D1%82%D1%80%D0%BE
20
%D0%B9%D1%81%D1%82%D0%B2%D0%BE_%D1%83%D0%BF
%D1%80%D0%B0%D0%B2%D0%BB%D0%B5%D0%BD
%D0%B8%D1%8F
5)https://ru.wikipedia.org/wiki/%D0%90%D0%B2%D1%82%D0%BE
%D0%BC%D0%B0%D1%82_%D0%9C%D0%B8%D0%BB%D0%B8
6)https://ru.wikipedia.org/wiki/%D0%90%D0%B2%D1%82%D0%BE
%D0%BC%D0%B0%D1%82_%D0%9C%D1%83%D1%80%D0%B0
7)https://ru.wikipedia.org/wiki/%D0%9E%D0%BF
%D0%B5%D1%80%D0%B0%D1%86%D0%B8%D0%BE%D0%BD%D0%BD%D1%8B
%D0%B9_%D0%B0%D0%B2%D1%82%D0%BE%D0%BC%D0%B0%D1%82
8) https://life-prog.ru/1_42578_ponyatie-operatsionnogo-i-upravlyayushchih-avtomatov.html
9) Dispozitive numerice. Prezentare teoretică și aplicații. V.Gîscă,
V.Sudacevschi, S.Zaporojan.
Приложение 1:
Приложение 2:
21
22
Приложение 3:
23
24
Приложение 4:
25
26
Приложение 5:
27
Приложение 6:
28
13) y13 - микрооперация загрузки данных из сумматора в регистр RgEz;
14) y14 - микрооперация сдвига содержимого RgMy вправо;
15) y15 - микрооперация декрементирования содержимого RgEz;
16) y16 - микрооперация сдвига содержимого RgMx вправо;
17) y17 - микрооперация инкрементирования содержимого RgEz;
18) y18 - микрооперация загрузки данных из RgEx в RgEz;
19) y19 - микрооперация загрузки данных из RgEy в RgEz;
20) y20 - микрооперация определения модуля содержимого регистра RgMy;
21) y21 - микрооперация загрузки в сумматор данных из RgMx;
22) y22 - микрооперация загрузки в сумматор данных из RgMy;
23) y23 - микрооперация загрузки данных из сумматора в регистр RgMz;
24) y24 - микрооперация сдвига содержимого RgMz вправо;
25) y25 - микрооперация сдвига содержимого RgMz влево;
26) y26 - микрооперация передачи содержимого RgMz на магистраль данных;
27) y27 - микрооперация передачи содержимого RgEz на магистраль данных;
28) x1 - условие проверки запуска алгоритма;
29) x2 - условие проверки на единицу самого значимого разряда RgEz;
30) x3 - условие проверки содержимого RgEz на ноль;
31) x4 - условие выбора между сложением и вычитанием;
32) x5 - условие проверки на идентичность самых значимых разрядов RgMx и RgMy;
33) x6 - условие проверки на идентичность самого значимого разряда RgMz и следующего за
ним разряда;
34) x7 - условие проверки на идентичность самых значимых разрядов RgMx и RgMz;
29