АРХИТЕКТУРА КОМПЬЮТЕРОВ

 Объем дисциплины: __5__ кредитов

ECTS __150__ часов.
 Лекций: _32_ часов.
 Лабораторных занятий: _32_ часов.
 Форма контроля: экзамен.
Лектор: д.т.н., проф. Проф. Каф. ВТП
Поворознюк Анатолий Иванович

1
 Цель учебной дисциплины
Целью является изучение архитектуры вычислительных
систем, современных типов персональных
компьютеров, назначения и принципов действия
основных модулей, их взаимосвязь и управления на
уровне прямого программирования контроллеров, а
также для изучения ряда следующих дисциплин и
выполнения дипломного проектирования.
Получение знаний об организации различных типов
архитектур, взаимосвязь и управления модулей,
знания об архитектуре ПК, функциональные
возможности модулей ПК, управление модулями на
низком уровне (уровне портов) получения студентами
практических навыков использования особенностей
архитектуры при создании эффективного
программного обеспечения.

2
 ЛИТЕРАТУРА
 1. Поворознюк А. И. Архитектура компьютеров.
Архитектура микропроцессорного ядра и системных
устройств: Учебное пособие. Ч.1. – Харьков:
"Торнадо", 2014. – 355 с.
 2. Поворознюк А. И. Архитектура компьютеров.
Архитектура внешней памяти, видеосистемы и
внешних интерфейсов: Учебное пособие. Ч.2. –
Харьков: "Торнадо", 2014. – 296 с.
 А. И. Поворознюк, Н. В. Мезенцев. О.А. Поворознюк
Архитектура компьютеров : лаб. практикум / – Х. :
"НТМТ", 2016. – 135 с.

3
4
 Выполняемые работы
1. Лабораторная работа 1. Знакомство с технологиями
виртуальных машин
2. Лабораторная работа 2. Конфигурация
персонального компьютера
3. Лабораторная работа 4.Организация работы
клавиатуры ПК
4. Лабораторная работа 5. Буфер клавиатуры ПК
5. Лабораторная работа 9. Системный таймер.
Генерация звука
6. Лабораторная работа 10. Работа видеосистемы в
текстовом режиме
7. Лабораторная работа 11. Управление курсором,
цветом бордюра, регистами палитры, создание
специальных символов
8. Лабораторная работа 12. Работа со страницами.
5
 Лк1. Архитектура вычислительных
систем. Определения, классификация
и этапы развития
 Архитектура ВС представляет собой совокупность средств,
приемов, правил, абстракций и характеристик, которые
порождают конкретную реализацию и которые можно
использовать как классификационные признаки отличия
вычислительных систем.
 Вычислительная система может быть представлена состоящей
из центральной части (одного или нескольких процессоров,
выполняющих преобразование информации, и оперативной
памяти), средств связи (каналов) и периферийных устройств
(устройств ввода-вывода, отображения и запоминания
информации).

6
 уровни абстракции архитектуры
вычислительной системы:
 архитектура системы - разделяет функции по обработке данных, выполняемые
системой и внешней средой (пользователями), при этом связь системы с
внешней средой производится через два набора интерфейсов - языки
программирования и системные программы;
 - архитектура аппаратно-программной границы - устанавливает границу между
аппаратным обеспечением (электронными логическими схемами и
микропрограммами) и операционной системой (программным обеспечением
управления функционированием компьютера);
 - архитектура микропрограммного управления - задает границу выполнения
операций с помощью логических электронных схем и с помощью
микропрограмм (программ, записанных в постоянной памяти);
 - архитектура программного обеспечения - устанавливает уровни разделения
используемых языков, модулей и приемы их построения;
 - архитектура процессора - устанавливает организацию процессора и
интерфейса между процессором и каналами связи;
 - архитектура каналов связи - определяет взаимодействие процессоров с
периферийными устройствами;
 - мультипроцессорная архитектура - устанавливает разделение функций между
процессорами и их взаимосвязь.

7
 Архитектура аппаратных средств
Базируется на понятиях потока команд I и потока
данных D :
 1. SISD - архитектура с одинарным потоком команд
и одинарным потоком данных.
 MISD - архитектура с множественным потоком
команд и одинарным потоком данных,
 3. SIMD - архитектура ЭВМ с одинарным потоком
команд и множественным потоком данных.
 4. МІМD - архитектура с множественными
потоками команд и данных.

8
 Архитектура неймановского
компьютера

Оперативная память

Устройства Устройства
ввода Процессор вывода

9
Радиальная архитектура больших
универсальных компьютеров-
мейнфреймов
Процессор

УКиД
УУП
АЛУ
ЦУ

ОЗУ
ЦПУ

Селекторные каналы Мультиплексний канал

УУ1 УУ2 УУm УУ1 УУ2 УУs

ПУ11 ПУ21 ПУm1 ПУ11 ПУ21 ПУm1

ПУ12 ПУ22 ПУm2 ПУ12 ПУ22 ПУm2

ПУ1n1 ПУ2n1 ПУmn1 ПУ1k ПУ2k1 ПУmk

Устройства внешней памяти Периферийные устройства ввода/вывода

Рисунок 1.2 – Типовая архитектура универсальных компьютеров IBM 360/370

10
 Магистральная архитектура

Шина адреса
Шина данних
Контроллер
шины Шина управления

Процессор ОЗУ Адаптер Адаптеры Контроллер

ВЗУ ПУ ПДП

Рисунок 1.3 - Типовая архитектура мини- и микрокомпьютеров

11
Типовая архитектура ПК IBM PC
Микропроцессорное Оперативная
ядро память
L M

КШ КШ
S S

КШ Видео- Контроллеры Контроллеры Слоты

контроллер дискових COM и LPT расширения
накопителей портов

ПУ1 ППn
Дисплей НЖМД Линии
связи Дополнительные
устройства

НГМД

X X

Контроллер Средства отсчета Контроллер

Контроллер прерываний времени (таймер и RTC) клавиатуры
ПДП (DMA) (PIC)

Рисунок 1.4 – Типовая архитектура ПК IBM PC

12
 Особенностью шинной архитектуры
Различают адресное пространство оперативной памяти (М) и
адресное пространство адаптеров периферийных устройств
(порты ввода/вывода или пространство IO).
Селекция отмеченных адресных пространств может выполняться
двумя способами:
 расположение М и IO в разных диапазонах адресов
(применялся в 8-разрядных микропроцессорах);
 М и IO расположены по одним и тем же адресам, причем
пространство IO занимает незначительную часть максимально-
допустимого адресного пространства (ширина адресной шины X
меньше ширины адресных шин М и S), а селекция адресных
пространств выполняется сигналами шины управления – в
простом случае сигнал М/IO, подаваемый параллельно адресу.

13
 Постнеймановськие архитектурные
решения
Используются при построении
высокопроизводительных суперкомпьютеров.
Архитектура высокопроизводительных
суперкомпьютеров основывается на следующих
принципах распараллеливания процесса обработки
информации с использованием мультипроцессорных
структур:
1. Конвейерная обработка.
2. Матричная обработка.
3. Ассоциативная обработка.

14
 Конвейерная обработка.
Для организации конвейерной обработки необходима цепочка
процессорных элементов, любой из которых выполняет свой
набор команд.
Необходимый поток однотипных элементов обработки, причем
обработка каждого элемента выполняется за одним и тем же
алгоритмом преобразования информации A  Z.
а) А Звено 1 B Звено 2 C D Звено m Z

б)
T1 T2 T3 T4 … Tm Tm+1

1 звено B1 B2 B3 B4 … Bm Bm+1

2 звено C1 C2 C3 … Cm-1 Cm

3 звено D1 D2 … Dm-2 Dm-1

… … … … … … … …

m звено Z1 Z2

15
 Матричная обработка.
 Для организации матричной обработки необходимая
матрица процессорных элементов, любой из которых
работает со своей локальной памятью.
 Кроме того, процессоры могут обмениваться один из
одним путем межпроцессорных связей.
Процессорные элементы выполняют общий поток
команд, то есть параллельно и синхронно
обрабатывают информацию, которая сохраняется в
локальной памяти.
 Матричная обработка используется в
специализированных матричных суперкомпьютерах
(например, ILLIAC-IV) или в специализированных
матричных сопроцессорах.

16
 Ассоциативная обработка
 Организованная аналогично матричной обработке, то
есть великое множество синхронно работающих
процессорных элементов, но параллельный поток
данных организуется при чтении информации из
ассоциативной памяти.
 При ассоциативном чтении выполняется сравнения
признаков всех слов памяти с признаками регистра
признаков, поэтому возможно параллельное чтение
некоторых слов, которые попадают на свои
процессорные элементы.
 Такая обработка применяется в ассоциативных
суперкомпьютерах (STARAN), хотя применения
ассоциативного чтения информации используется в
обычных компьютерах (например, при организации
кэш-памяти).

17
Спасибо за внимание
Вопросы?

18