3. На каких логических элементах могут быть реализованы сумматоры?

4. Поясните назначение выхода переноса в одноразрядном сумматоре.

Выход переноса Р каждого сумматора соединен со входом переноса следующего, более старшего
разряда. На входе переноса сумматора первого разряда установлен потенциал U0, поскольку
сигнал переноса сюда не поступает. Слагаемые Ai и Bi складывается во всех разрядах
одновременно, а перенос Р поступает с окончанием операций сложения в предыдущем разряде.

5. Сложение многоразрядных чисел.

Пусть нам надо сложить два числа, 5 и 7, в отрицательной логике. Числу 5 в положительной логике
соответствует двоичный код 0101, а в отрицательной логике — код 1010. Числу 7 в положительной
логике соответствует двоичный код 0111, а в отрицательной — код 1000. При подаче на вход
сумматора кодов 1010 (десятичное число 10 в положительной логике) и 1000 62 (десятичное
число 8 в положительной логике) получаем сумму 10 + 8 = 18, то есть код 10010 в положительной
логике. С учетом входного сигнала переноса С = 1 (то есть отсутствие входного переноса в
отрицательной логике) выходной код сумматора получится на единицу больше: 18 + 1 = 19, то есть
10011. При отрицательной логике это будет соответствовать числу 01100, то есть 12 при отсутствии
выходного переноса. В результате получили: 5 + 7 = 12.

6. Как производится вычитание с использованием сумматора.

Сумматор может вычислять не только сумму, но и разность входных кодов, то есть работать
вычитателем. Для этого вычитаемое число надо просто поразрядно проинвертировать, а на вход
переноса С подать единичный сигнал.
Например, пусть нам надо вычислить разность между числом 11 (1011) и числом 5 (0101).
Инвертируем поразрядно число 5 и получаем 1010, то есть десятичное 10. Сумматор при
суммировании 11 и 10 даст 21, то есть двоичное число 10101. Если сигнал С равен 1, то результат
будет 10110. Отбрасываем старший разряд (выходной сигнал Р) и получаем разность 0110, то есть
6.

7. Как производится наращивание разрядности сумматоров?

При суммировании многоразрядных двоичных чисел с помощью одноразрядных сумматоров их

необходимо соединить в последовательные структуры. Выходы переноса Р микросхем младших
разрядов подключаются к входам переноса Р-1 микросхем старших разрядов. Отдельные разряды
слагаемых подаются на входы А и В микросхем соответствующих разрядов, а с их
выходов S снимаются разряды результата суммирования. Выход переноса P микросхемы самого
старшего разряда является выходом переноса результата суммирования всего n-разрядного числа.

Такой способ наращивания разрядности сумматоров путем последовательного объединения

нескольких полных сумматоров меньшей разрядности достаточно прост в схемной реализации, но
при этом имеет существенный недостаток – низкое быстродействие. Распространение переноса в
таких структурах осуществляется последовательно от микросхемы к микросхеме. Этого
недостатка лишены сумматоры с параллельным переносом.

8. Перечислите возможные применения сумматоров.

Применение сумматоров. Самое распространение применение сумматоры находят в составе

арифметико – логического устройства процессора. Кроме использования сумматоров по их
прямому назначению, они широко применяются при построении самых различных схем, узлов
и операционных блоков. Сумматор является ядром арифметическо-логического устройства
(АЛУ), выпускаемого в виде специализированной ИС, причем само АЛУ является ядром
процессорных элементов. Чрезвычайно широкое применение находят четверть-сумматоры
(элементы "сумма по модулю 2"), реализуемые во многих сериях. Отметим еще несколько
примеров использования сумматоров: двоично-десятичные сумматоры, инкременторы и
декременторы, цифровые матричные умножители, цифровые фильтры, преобразователи
кодов, счетчики и пересчетные устройства, пороговые схемы, линейные цифровые автоматы
и др.