Академический Документы
Профессиональный Документы
Культура Документы
Курс лекций
по дисциплине
«ОСНОВЫ ИНЖЕНЕРНОГО ПРОЕКТИРОВАНИЯ»
для студентов направления подготовки
«Электроника и наноэлектроника»
(профиль «Промышленная электроника»)
Ставрополь
2016
Печатается по решению
Учебно-методического совета
Северо-Кавказского федерального
университета
УДК
ББК
УДК
ББК
© ФГАОУ ВО «Северо-Кавказский
федеральный университет», 201_
Оглавление
1. Введение в инженерное проектирование. Автоматизированное
проектирование радиоэлектронной аппаратуры…………………………………………………………………4
Лекция 1. Основы использования системного подхода в инженерном
проектировании……………………………………………………………………………………………………………………………………………………….4
Лекция 2. Системы автоматизированного проектирования. Использование САПР в
конструкторском проектировании………………………………………………….…………………………………………………………20
2. САПР PCAD…………………………………………………………………………………………………………………………………………42
Лекция 3. САПР PCAD. Общие сведения, состав и структура..…………………………………………………...42
Лекция 4. Компоненты в PCAD………………………………………………………………………………………………………………..……58
Лекция 5. Редактор PCAD Shematic: проектирование схемы электрической
принципиальной…………….....................................................................................................................................................….68
Лекция 6.PCAD PCB: проектирование печатной платы, трассировка проводников..............82
3. Введение в Altium Designer…………………………………………………………………………………………………..…..99
Лекция 7. САПР Altium Designer: основы и порядок работы……………………………………........................99
Лекция 8. Библиотеки компонентной базы в Altium Designer……………………………………………..........109
Лекция 9. Разработка электрических принципиальных схем в Altium Designer…...............144
4. Использование Altium Designer для проектирования радиоэлектронной
аппаратуры………………………………………………………………………………………………………………………………………….188
Лекция 10. Разработка печатных плат в Altium Designer…………………………………………................…188
Лекция 11. Трассировка проводников в Altium Designer…………………………………………………..………….207
Лекция 12. Цифровой радиоэлектронный функциональный узел на ПЛИС:
проектирование в Altium Designer………………………………………………………………………………………………….………247
Лекция 13. Цифровой радиоэлектронный функциональный узел на ПЛИС:
реализация в Altium Designer …………………………………………………………………………..………………………………..…….267
Лекция 14. Разработка печатной платы с использованием ПЛИС в Altium Designer:
объединение проектов ПЛИС и ПП……………………………………………………………………………………………………..…...288
5. Использование САПР 3D моделирования в конструировании РЭА………………………301
Лекция 15. Основные принципы работы в программе SolidWorks………………………………..………….301
Лекция 16. Эскизы и панели инструментов SolidWorks……………………………………………………………...310
Лекция 17. Простейшие трехмерные объекты и операции в SolidWorks…………………………...325
Лекция 18. Сборки в SolidWorks. Методика работы с объектами РЭА в
SolidWorks…………………………………………………………………………………………………………………………………………………….……….335
Список основной литературы………………………………………………………………..…………………..…………...…341
Список дополнительной литературы…………………….......………………………..……………..…….…………..342
4
Система (объект)
проектирования
2. Динамические модели.
Отражают поведение системы, обязательно используется время.
В зависимости от учёта случайных факторов:
1. Стохастические модели.
Учитывают случайные факторы.
2. Детерминированные модели.
Не учитывают случайные факторы.
По виду фазовых переменных:
1. Аналоговые модели.
Фазовые переменные – непрерывные величины.
2. Дискретные модели.
Фазовые переменные – дискретные величины.
Частный случай дискретных моделей – логические (булевы). В этих моде-
лях состояние системы и её элементов описывается булевыми величинами.
3. Смешанные модели.
Часть подсистем характеризуется аналоговыми моделями, другая часть – логи-
ческими.
Наибольшие трудности возникают при создании моделей слабострукту-
рированных систем, что характерно прежде всего для системного уровня про-
ектирования. В этом случае широко используются экспертные методы.
Обычно в имитационных моделях фигурируют фазовые переменные. Так,
на макроуровне имитационные модели представляют собой системы алгебро-
дифференциальных уравнений
F(dV/dt, V, t) = 0 (2.2)
с начальными условиями: при t = 0 V = V0,
где V – вектор фазовых переменных;
t – время;
V0 – вектор начальных условий.
К примерам фазовых переменных можно отнести: токи и напряжения в
электрических системах, силы и скорости – в механических, давления и расхо-
ды – в гидравлических.
Выходные параметры систем могут быть двух типов. Во-первых, это па-
раметры-функционалы, т.е. функционалы зависимостей V(t). Примеры таких
параметров: амплитуды сигналов, временные задержки, мощности рассеивания
и т.п. Во-вторых, это параметры, характеризующие способность проектируемо-
го объекта работать при определённых внешних условиях. Эти выходные пара-
17
п ро ек ти р овщ и к
экон ом и ст
С ервер
2. Системы ПМК.
3. Системы с уникальной архитектурой программного и технического
обеспечения.
По характеру базовой подсистемы различают следующие разновидности
САПР:
1. САПР на основе СУБД.
Такие САПР ориентированы на приложения, в которых при сравнительно
несложных используемых алгоритмах и математических расчётах перерабаты-
ваются большие объёмы данных. Преимущественно встречаются в технико-
экономических приложениях, например, при проектировании бизнес-планов.
Используются также при проектировании объектов с не очень сложной струк-
турой и большим количеством элементов, например, щитов управления систем
автоматики.
2. САПР на базе подсистем машинной графики и геометрического моде-
лирования.
Эти САПР ориентированы на приложения, в которых основными проект-
ными процедурами является решение конструкторских задач, т.е. определение
пространственной формы и взаимного расположения объектов. К этой группе
САПР относится большинство конструкторских САПР для машиностроения, а
точнее их графические ядра. В настоящее время существуют графические ядра,
которые применяются в нескольких САПР: ядро Parasolid фирмы EDS
Unigraphics и ядро ACIS фирмы Intergraph.
3. САПР на основе конкретных прикладных пакетов.
Эти САПР чаще всего представляют собой автономно используемые про-
граммно-методические комплексы, например: имитационного моделирования
технических и производственных систем, расчёта прочности объектов методом
конечных элементов, синтеза и анализа систем автоматического управления.
Такие САПР чаще всего относятся к системам CAE. Их характерными приме-
рами являются программы на базе математических пакетов типа Mathlab,
Mathcad и их расширений.
4. Комплексные (интегрированные) САПР.
Состоят из совокупности подсистем предыдущих видов. Характерными
примерами являются CAE/CAD/CAM-системы в машиностроении и САПР БИС
в электронике. Пример – системы Pro/Engineer, EUCLID, T-FlexCAD. Для
управления такими сложными системами применяют специализированные сис-
темные среды.
34
Многовариантный анализ
Одновариантный анализ
Позиционные задачи
Метрические задачи
Трассировка
Размещение
2. САПР PCAD
Лекция 3. САПР PCAD. Общие сведения, состав и структура
.lib
.eco .sch
r<имя>.pcb
P-CAD
Autoroute Транслятор .rte или .ses
SPECCTRA-
P-CAD
.pcb <имя>.pcb
P-CAD Shape-Based SPECCTRA
Route
Транслятор
P-CAD
SPECCTRA .dsn
Symbol или кнопкой . В его диалоговом окне (рисунок 4.2) указывается сле-
дующая информация: Symbol Width — ширина символа; Pin Spacing — рас-
стояние между смежными выводами; Length — длина вывода (Short, Normal,
Long, User); Number Pin Left (Right) — количество выводов на левой (правой)
стороне символа; Symbol Outline — необходимость изображать контур симво-
ла; Line Width — ширина линии контура символа; Display Pin Name (Pin Des)
— необходимость указывать на чертеже символа имена (номера) выводов; De-
fault Pin Name — имя первого вывода, принимаемое по умолчанию (не более
20 символов); Default Pin Designator — номер первого вывода, принимаемый
по умолчанию; Current Pin Number — порядковый номер текущего вывода.
компонента.
Экран редактора корпусов компонентов PCAD Pattern Editor (рисунок 4.4)
в основном такой же, как экран основного редактора PCAD PCB. PCAD Pattern
Editor имеет набор команд, необходимых для редактирования корпусов компо-
нентов. В PCAD Pattern Editor работают с файлами библиотек (*.LIB) и от-
дельных корпусов (*.РАТ).
жду крайними строками выводов (для корпуса QUAD); Pad 1 Position - распо-
ложение первого вывода (для корпусов DIP, QUAD); Pad Style - тип стека кон-
тактной площадки (КП) (отдельно для первого и остальных выводов); Silk
Screen - необходимость изображения контура корпуса; Silk Line Width - шири-
на линий контура корпуса; Silk Rectangle Pattern Width - ширина корпуса
компонента; Silk Rectangle Pattern Height - высота корпуса компонента; Rotate
- признак поворота контактных площадок на 90°; Notch Type - тип скоса графи-
ки корпуса компонента (в верхнем левом углу, в нижнем левом углу и т.п.).
а б
б
Рисунок 4.11 – Таблица выводов компонента до (а) и после редактирования (б)
66
б
Рисунок 5.4 –. Загрузка библиотек (а) и выбор символа компонента (б)
73
D1, D2, D3 и т. п.
Для обозначения цепей в шине в соответствии с ЕСКД необходимо вы-
брать тип порта без рамки (None) с одним выводом (One pin) и располагать его
вертикально (Vertical). В результате имя цепи (порта) будет расположено над
ней. После закрытия меню нажатием ОК порты подключаются последователь-
ными щелчками мыши по именуемым цепям (текущее имя цепи отображается в
строке информации). Именованные таким образом цепи являются глобальными
(Global), их можно переименовывать по командам Edit>Nets и
Utils>Rename Nets. Видимость имени шины устанавливается с помощью пере-
ключателя Display меню Bus Properties (рис. 5.6, б).
б
Рисунок 5.6 – Диалоговые окна команд Place>Port (а) и Bus Properties (б)
77
В списке цепей можно вывести имена всех цепей (All Nets) или только
глобальных цепей (Global Nets Only), а также имена шин (Bus). По команде
Jump to Node курсор указывает на схеме узел данной цепи, предварительно
выбранный в списке Nodes, в котором приняты обозначения: U3-1 - это вывод 1
компонента U3.
Если после перемещения сегментов цепей часть из них будет расположена не-
аккуратно, щелчком курсора выбирают отдельный сегмент и перемещают его
вершину. Выбор для редактирования элемента сложного объекта (например,
позиционного обозначения компонента) производится щелчком левой клавиши
мыши при одновременном нажатии кнопки Shift.
Перед перемещением группы объектов полезно щелчком правой кнопкой
мыши выбрать команду Select Point для нанесения точки привязки (имеет фор-
му перекрестья, заключенного в квадрат). При перемещении объектов в строке
информации выводятся значения смещения точки привязки dX, dY относитель-
но ее первоначального расположения.
Скопировать выделенную группу объектов можно удерживанием клавиши
Alt при перемещении мыши. При этом входящие в группу глобальные цепи не
изменяют своих имен (к глобальным относятся цепи, к которым подключены
порты или выводы компонентов, имеющие тип Power), остальные цепи пере-
именовываются. Компонентам присваиваются новые позиционные обозначе-
ния. После размещения символов нескольких одинаковых компонентов всем им
сразу можно присвоить одинаковые атрибуты.
5.2.9. Изменение позиционных обозначений.
Перед завершением создания схемы целесообразно переименовать
позиционные обозначения компонентов согласно ЕСКД вручную или с
помощью специальной утилиты DBX. При перенумерации позиционных
обозначений по команде Utils>Renumber невозможно соблюдать требования
ЕСКД.
5.2.10. Сохранение проекта.
По команде File>Save отредактированный проект сохраняется в
исходном файле, по команде File>Save As проект сохраняется в другом файле,
причем предварительно можно выбрать его формат:
Binary Files - бинарный формат (расширение имени *.SCH);
ASCII Files - текстовый формат (расширение имени *.SCH).
Файлы обоих форматов имеют одно и то же расширение имени *.SCH. Би-
нарный формат более компактен и является основным, текстовый формат ис-
пользуют для обмена данными с другими программами.
В файле схемы хранятся следующие параметры: система единиц; набор
шагов сетки; стили текста; шаблоны отчетов.
Чтобы не вводить эти данные всякий раз для каждой новой схемы, реко-
мендуется завести один или несколько отдельных файлов, не имеющих графи-
ческой информации, ввести типичные параметры и сохранить эти шаблоны
схем под уникальными именами, например TEMPLATE_1.SCH и т.п.
5.2.11. Иерархические структуры.
PCAD Schematic поддерживает иерархические или модульные структуры,
что удобно для изображения принципиальныхсхем, состоящих из однотип-
ных элементов, и для упрощения изображения сложных схем. На верхнем
уровне иерархии помещается изображение модуля ввиде прямоугольного
«черного ящика», а его принципиальная схема размещается на более низком
уровне иерархии (схемы всех уровней иерархии записываются на разных
листах одного и того же проекта). Модуль представляется в виде компонента,
имя которого (Module name) задает пользователь. Модуль
80
имеет выводы (Pin), к которым подключают внешние цепи. Связь между изо-
бражением модуля и его принципиальной схемой осуществляется с помощью
понятия Link. Информация об этой связи (т. е. о схеме модуля) представляется
в виде отдельного компонента, имя которого (Link name) также задает
пользователь. Модуль иерархической структуры создают по команде
Utils>Module Wizard. После размещения на схеме символов модулей необхо-
димо выполнить команду Utils>Resolve Hierarchy для простановки сквозных
позиционных обозначений компонентов и именования цепей проекта с учетом
схем, входящих в него иерархических структур. Эта команда должна выпол-
няться перед корректировкой схемы ЕСО и составлением списка электрических
связей (поэтому, в частности, при «упаковке» схемы на ПП на нее переносятся
и компоненты, входящие в состав иерархических структур).
женную в PCAD РСВ. На ней должны быть размещены все компоненты и ука-
заны электрические связи между выводами. Предварительно на ПП можно раз-
местить барьеры трассировки Keepout и некоторые проводники. Quick Route не
изменяет предварительно размещенные проводники и не прокладывает трассы
заново по более короткому пути.
Характер меню настройки стратегии трассировки зависит от выбранного
типа трассировщика.
В меню Quick Route (см. рис. 6.3) в нижней части экрана расположены
следующие кнопки:
Layers – конфигурация слоев. Quick Route поддерживает до четырех слоев
металлизации;
Net Attrs – редактирование атрибутов цепей;
Passes – выбор проходов трассировки;
Via Style – выбор типа ПО.
На строке Line Width выбирают ширину проводника от 0,1 mil (0,01 мм)
до некоторого значения, зависящего от выбранного шага сетки. Например, для
шага сетки 25 mil оно составляет 12 mil в английской системе или 0,305 мм в
метрической системе, не более. Ширину индивидуального проводника назна-
чают с помощью атрибута WIDTH, который может принимать любое значение.
В меню редактирования стратегии трассировки Pass Selection выбирают
типы проходов трассировки, выполняемых в следующем порядке:
Wide Line Routing – разводка всех широких цепей, имеющих атрибуты
ALITOROUTEWIDE и WIDTH перед выполнением других проходов. На этом
проходе прокладывают только горизонтальные и вертикальные трассы. На-
клонные широкие трассы приходится прокладывать предварительно вручную –
Quick Route их ширину не изменит;
Horizontal – выполнение простейших соединений по горизонтали на лю-
бом слое без использования ПО и с минимальным отклонением от прямых ли-
ний;
Vertical – выполнение простейших соединений по вертикали на любом
слое без использовании ПО и с минимальным отклонением от прямых линий;
'L' Routes (1 via) – формирование пересечения двух проводников и одного
ПО, имеющего форму буквы L. Проводники располагаются на двух активных
слоях и имеют противоположную ориентацию (горизонтальную или вертикаль-
ную);
'Z' Routes (2 vias) – формирование пересечения трех проводников и двух
ПО, имеющего форму буквы Z. Проводники располагаются на двух активных
слоях и имеют противоположную ориентацию (горизонтальную или вертикаль-
ную);
'С' Routes (2 vias) – формирование пересечения трех проводников и двух
ПО, имеющего форму буквы С. Проводники располагаются на двух активных
слоях и имеют противоположную ориентацию (горизонтальную или вертикаль-
ную). Трассировка типа С более гибкая, чем трассировки типа L и Z, так как
проводникам разрешается размещаться на расстоянии более 100 mil вне прямо-
91
а б
в
Рисунок 6.6 – Диалоговое окно Autorouter Setup: a – закладка Routing Passes,
б – закладка Parameters, в – закладка Testpoints
тами, т.е. Track to Track, Track to Pad, Track to Via, Via to Pad (устанавливается в
PCAD PCВ, но может быть изменен).
Для облегчения доработки ПП после ее трассировки рекомендуется не из-
менять значение Channel Size, рассчитанное программой. Бессеточная трасси-
ровка (с шагом сетки 1 mil и менее) целесообразна в проектах, имеющих боль-
шое разнообразие значений ширины трасс и зазоров. При использовании значе-
ния Cannel Size, установленного программой, нет разницы между качеством се-
точной и бессеточной трассировки.
На закладке Testpoints (рисунок 6.6, в) устанавливается приоритет разме-
щения контрольных точек (КТ), размещаемых на ПП, если на закладке Routing
Passes отмечена опция Add Testspoints.
По команде Edit>Net Attributes открывается диалоговое окно (рисунок
6.7) задания атрибутов всем цепям проекта:
де View>Density.
Автотрассировка всей ПП начинается по команде Tools>Start Autorouter
. Интерактивная трассировка выполняется по другим командам меню Tools:
AutoRoute Connection , AutoRoute Net , AutoRoute Component ,
AutoRoute Area . Ручная прокладка трассы выполняется по команде Manual
Route . С помощью команды Tools>Sketch Route курсором рисуется при-
мерное расположение трассы выбранной цепи, которая прокладывается затем
автоматически.
По завершении трассировки по командам Reports>Routing Statistics,
Reports>Reports можно просмотреть итоговые отчеты.
Возвращение в PCAD РСВ после трассировки производится по команде
File>Save and Return.
99
Рис. 7.1
2. В главном меню Altium Designer активизировать команду
File>>New>>Project>>PCB Project.
В диалоговом окне Select Project Type указать тип проекта – Protel PCB
или P-CAD PCB.
В дереве проектов в главном поле панели Projects появляется новый
узел с именем.PCB_Project1.PrjPcb.
106
Рис. 7.2
2. В первом случае открывается контекстное меню следующего, нижне-
го уровня с перечнем возможных типов подключаемого документа:
107
Рис. 7.3
Дальнейшее изложение начнем с рассмотрения вопросов обеспечения
проектных процедур библиотеками компонентной базы.
Рис. 8.1
4. Вычертить в окне графического редактирования УГО NPN-
транзистора.
При создании УГО дискретных аналоговых компонентов по ЕСКД не-
обходимо сформировать графику УГО и разместить электрические контакты
схемного элемента (символа) в узлах сетки, единой для всех, как аналоговых,
так и цифровых компонентов. В качестве такой оптимальной сетки при про-
ектировании электрических схем по ЕСКД целесообразно использовать сетку
с шагом 5 мм. Именно в таком модульном шаге формируются, в соответст-
вии с ГОСТ 2.743-91 и ГОСТ 2.759-82, УГО аналоговых и цифровых инте-
гральных микросхем. При таком подходе электрические контакты компо-
нентов и проводники линий связи электрической принципиальной схемы
оказываются в узлах единой сетки. Такой выбор не противоречит требовани-
ям ЕСКД к выполнению электрических схем: правила выполнения схем
(ГОСТ 2.701-84, ГОСТ 2.702-75) не регламентируют расстояния между про-
водниками. Указывается только, что расстояние между линиями связи в
электрических схемах не должно быть менее 2 мм.
113
Рис. 8.2
нением ИУС № 6 1989 г., не обязательно), смещена вправо так, что ее контур
проходит через точки окончания линий эмиттера и коллектора. Угол раство-
ра коллектора и эмиттера составляет при этом 53°. На глаз различия изобра-
жений рис. 3.2, а и б совершенно незаметны.
1) Активизировать команду главного меню Place >>Line. Курсор меняет
вид на перекрестие. Графический примитив Line представляет собой полили-
нию – все отрезки ломаной линии образуют единый объект.
2) Клавишей Tab активизировать функцию настройки ширины линии.
Открывается диалоговое окно настройки PolyLine (рис. 8.3).
Рис. 8.3
В окно вынесены следующие настройки линии:
• Line Width – ширина линии: курсором указывается один из вариан-
тов ширины
– Smallest – тонкая, шириной около 0,1 мм;
− Small – тонкая − шириной 0,254 мм;
− Medium – средняя – шириной около 0,5 мм;
− Large − большая − шириной около 1 мм.
• Line Style – стиль – сплошная (Solid), точечная (Dotted) или пунк-
тирная (Dashed);
• Color – цвет – выбирается из цветовой палитры, открывающейся по
щелчку левой на цветном прямоугольнике;
• Фигуры, которыми начинается и кончается линия – Start Line Shape
и End Line Shape – стрелки, точки, квадраты и т.п., или отсутствие фигур
115
Рис. 8.4
5) Указать радиус 6 мм, начальный угол 0 (нуль) и конечный угол 360°.
По щелчку ОК вычерчивается окружность диаметром 12 мм.
6) Переместить и зафиксировать окружность в таком положении, чтобы
концы линии эмиттера и коллектора лежали на окружности.
Рис. 8.5
Установить следующие свойства вывода:
• Display Name – логическое имя или функциональное назначение
контакта. В соответствии с требованиями SPICE-технологии схемотехниче-
ского моделирования последовательность ввода и обозначений выводов
транзистора должна быть: коллектор-база-эмиттер. По умолчанию первому
вводимому контакту дается обозначение 0 (нуль). Изменим это обозначение
на 1. Обозначения следующих выводов автоматически инкрементируются.
117
Рис. 8.6
1. Обозначение электрического типа вывода (Electrical Type):
• Input − входной;
• IO − вход/выход (двунаправленный);
• Output − выходной;
• Open Collector − открытый коллектор;
• Passive − пассивный;
• HiZ − вывод с третьим, высокоимпедансным состоянием;
• Emitter − эмиттер;
• Power − силовой (выводы питания/Земли).
2. Метки, размещаемые внутри контура УГО (Inside):
• No Symbol − отсутствие метки;
• Postponed Output − выход задержанного сигнала;
119
Рис. 8.7
3. Указать курсором вывод и кнопкой Edit вызвать знакомое нам диало-
говое окно Pin Properties (рис. 8.5). Отредактировать свойства выбранного
контакта и сохранить результат. Отметим, что не все используемые в Altium
Designer 6 метки и указатели у выводов ЭРК приемлемы с точки зрения соот-
ветствия графики символов требованиям ЕСКД.
1) Выводы с электрическим типом Input, Output и IO (см. п. 1) помеча-
ются специальной меткой. Наличие этой метки противоречит требованиям
ГОСТ 2.743-91.
121
Рис. 8.8
5. Продолжить установку следующих выводов. Перед установкой
третьего, выходного вывода снова активизировать диалог настройки вывода,
развернуть вывод на 180° и установить значок инверсии выходного сигнала
Outside Edge − Dot.
8.2.5. Выводы питания и Земли
Рис. 8.9
2. В поле Default Designator внести буквенный префикс позиционного
обозначения по ГОСТ 2.710-81. В случае транзистора это VT. Добавить в
125
Рис. 8.10
• Top Layer – верхний слой печатных проводников;
• Bottom Layer – нижний слой печатных проводников;
• Mechanical 1 – первый “механический” слой (для изображения
радиаторов, других элементов сборки);
• Top Overlay – слой шелкографии;
• Keep-Out Layer – слой барьеров трассировки;
• Multi-Layer – “мультислой” – слой контактных площадок.
Рис. 8.11
• Snap Grid – сетка захвата. Назначается для размещения графических
объектов – линий, вырезов и т.п. Шаг данной сетки также назначается из вы-
падающего списка или с клавиатуры и должен находиться в дробном соот-
ношении с шагом сетки компонентов.
• Visible Grids – две, лучше всего, кратные, так называемые видимые
сетки. Эти сетки используются только для визуального контроля действий
при размещении объектов, их выравнивании и выполнении других операций
графического редактирования.
2. Переименовать открытое в панели PCB Library пустое посадочное
место PCBCOMPONENT_1. Для определенности будем считать, что мы
формируем посадочное место для отечественного транзистора КТ315. Назо-
вем имя этого посадочного места по имени корпуса этого транзистора КТ-13.
128
• Octagonal – восьмиугольник.
Для нашего ТПМ КТ-13 устанавливаем овальную форму с размерами
X-Size 2,8 мм и Y-Size 2,0 мм.
Рис. 8.12
5. В поле Properties назначим цоколевочное обозначение КП
(Designator) – сохраним принятый для схемного символа порядок обозначе-
ний выводов и обозначим вывод коллектора цифрой 1. Кроме цифровых,
возможны буквенные (Alphabetic) и смешанные буквенно-цифровые обозна-
чения выводов(Alphanumeric).
6. Зафиксировать сформированную КП на поле графического редактора
щелчком мыши или клавишей Enter.
7. После фиксации на экране первой сформированной КП за курсором
начинает перемещаться вторая. Зафиксировать вторую и третью КП (выводы
базы и эмиттера) по разные стороны от вывода коллектора, по вертикали, с
шагом 2,5 мм. Обозначения Deignator при этом автоматически инкременти-
руются.
130
Рис. 8.14
133
Рис. 8.15
Рис. 8.16
135
Рис. 8.18
1. Щелчком правой клавиши мыши на имени библиотечного проекта
Transistor.LibPkg в плавающей панели Projects активизировать контекстное
меню и указать в нем команду Compile Integrated Library Transistor.LibPkg.
137
Рис. 8.20
Всего предусмотрена возможность выбора любого из семи исходных
форматов. Выбираем формат данных P-CAD Design and Libraries Files и
кнопкой Next переходим к следующему шагу.
2. На следующих двух шагах предоставляется возможность выбора им-
порта файлов проекта или библиотек.
3. При выборе импорта библиотек открывается диалоговое окно с об-
ширным предупреждением, сообщающим о различии форматов библиотек P-
CAD и Altium Designer и об особенностях преобразования (рис. 8.21).
В отличие от P-CAD, в котором описания контактов компонента и
связи электрических контактов с контактными площадками посадочного
места, признаки эквивалентности контактов и логических секций сосредото-
чены в структуре “компонента”, объединяющей схемный символ (Symbol) с
посадочным местом (Pattern), при конверсии в формат Altium Designer все
эти данные передаются в структуру элемента библиотеки схемного редактора
139
Рис. 8.21
Вследствие этих различий программа предлагает выбрать формат име-
ни посадочного места. Имя может состоять из трех полей (см. рис. 8.21). По-
ля могут быть оставлены пустыми, либо в них может быть внесено имя
компонента, имя посадочного места P-CAD, имя графики посадочного места
(первичная и т.п.). Может также быть выбран разделитель полей в имени по-
садочного места в Altium Designer – точка, дефис или скобки.
Выбрать формат имени ТПМ в будущей библиотеке Altium Designer и
кнопкой Next перейти на следующий шаг (рис. 8.22)..
Рис. 8.22
140
Рис. 8.24
В полях этой панели представлено имя одной из ранее подключенных
библиотек, состав ее компонентов и их краткое описание, условно-
графическое обозначение схемного элемента, на который указывает курсор
селекции, сведения о модели компонента: в простейшем случае это имя то-
пологического посадочного места (ТПМ) и библиотеки, в которой ТПМ хра-
нится, а также его графическое изображение.
Панель может растягиваться или сжиматься обычным для окон MS
Windows способом, перемещаться по экрану и “приклеиваться” к краям ра-
бочего графического окна программы.
2. Для присоединения недостающих библиотек щелчком по кнопке Li-
braries в верхней части панели активизировать окно со списком установлен-
ных библиотек Installed Libraries (рис. 8.25).
3. Кнопкой Install активизировать стандартный диалог поиска библио-
тек для присоединения их к рабочей среде программы. Найденные библиоте-
ки подключить щелчком кнопки Open в окне поиска.
4. Кнопкой Close в окне, рис. 8.25, завершить подключение библиотек.
142
Рис. 8.25
Для исключения ненужных в проекте библиотек вызвать, аналогично
п.2, диалоговое окно, рис. 8.25, указать в нем ненужные библиотеки и уда-
лить их из списка кнопкой Remove.
Рис. 8.26
В последнем случае в поле Path указать путь, по которому следует ис-
кать библиотеки.
6. Кнопкой Search начать поиск компонента.
Результаты поиска отображаются в плавающей панели Libraries, в спи-
ске Query Results. Значки найденных компонентов отображаются в поле про-
смотра. Имя выбранного компонента появляется на кнопке Place в диалого-
вом окне рис. 8.24. Щелчком на Place компонент, в зависимости от выпол-
няемой стадии проектирования, выносится на поле графического листа схе-
мы или печатной платы, где может быть зафиксировано нужное число его
копий.
144
Лекция 9. Разработка электрических принципиальных схем
в Altium Designer
9.1 Конфигурация графических редакторов
Проект печатной платы Altium Designer должен содержать, как мини-
мум, два основных документа – схему электрическую принципиальную и ин-
тегральный графический образ печатной платы. Процедура образования
но-вого проекта и включения в его логическую структуру новых
документов – документа графического редактора листа электрической
схемы и документа графического редактора печатной платы – рассмотрена в
разд. 7.2.2 и 7.2.3.
Будем считать, что разрабатывается проект ячейки фильтров нижних
частот PCB_Filter.PrjPcb и в структуре проекта образованы документ схемно-
го редактора – лист схемы PCB_Filter.SchDoc и лист графического редактора
печатной платы PCB_Filter.PcbDoc.
В следующих разделах рассмотрим вопросы настройки конфигурации
графического листа редактора схемы и конфигурации графического листа
редактора печатной платы. При этом поставим перед собой задачу оформле-
ния документа электрической принципиальной схемы по ЕСКД.
9.1.1 Конфигурация графического редактора схем
Рис. 9.1
4. В поле Grids установить значения шага сетки захвата (Snap) и види-
мой сетки (Visible) в 1 мм.
5. В поле пользовательских настроек Custom Style активизировать на-
стройку пользовательского формата – опция Use Custom Style и назначить
размеры листа по горизонтали и по вертикали. При этом необходимо руково-
дствоваться следующим. Зонная разметка должна быть сохранена для того,
чтобы впоследствии, в схеме, была возможность перенумерации позицион-
ных обозначений.
С другой стороны, если оставить обозначения зон в пределах размеров
стандартного листа 594×420 мм, то их расположение в рамке по левому полю
листа входит в противоречие с необходимостью расположить в этом поле
дополнительные графы основной надписи. Кроме того, настройка листа по-
зволяет установить единую ширину поля по всему периметру листа, в то
время как лист по ЕСКД должен иметь левое поле шириной 20 мм. Поэтому
представляется целесообразным установить размеры листа такими, чтобы
лист лежал краями по внутреннему краю рамки с разметкой зон.
Таким образом, для листа формата А2 назначаем размеры Custom Width
и Custom Height 604×430 мм, а ширину поля, содержащего зонную разметку
– Margin Width 5 мм.
Число зон разметки по горизонтали и по вертикали (X Region Count и Y
Region Count) назначаем, соответственно, 4 и 2. Щелчком на ОК завершить
настройки.
6. В главном меню программы активизировать команду черчения линий
Place>>Drawing Tools>>Line. Клавишей Tab вызвать диалоговое окно на-
стройки параметров линии (рис. 9.2).
146
Рис. 9.2
Выбрать толщину линии Small и
построить в графическом окне схемного
редактора внешний прямоугольник раз-
мерами 594×420 мм по внутренней рам-
ке зонной окантовки листа.
Повторить диалог настройки тол-
щины линии: выбрать толщину линии
Medium и вычертить внутренний прямо-
угольник из начальной точки с коорди-
натами X=25 мм, Y=10 мм, так, чтобы он
образовал внутреннюю рамку форматки
А2: левое поле шириной 20 мм; осталь-
ные поля – шириной 5 мм.
7. В правом нижнем углу листа
вычертить графы основной надписи по
ГОСТ 2.104-68; в левом верхнем углу и
на левом поле вычертить дополнительные Рис. 9.3
графы.
8. Активизировать команду главного меню Place>>Text String и расста-
вить шаблон “Text” в те графы основной надписи, где должны располагаться
неизменяемые надписи – Разраб., Пров., Т. контр., Н. контр. и др. После
этого, по очереди, двойным щелчком левой клавиши мыши на каждом из
шаблонов “Text” вызвать окно редактирования текстовой строки (рис. 9.3) и
147
Рис. 9.4
5. В поле Value диалогового окна вписать строку “значения” реквизита,
например, обозначение документа схемы электрической принципиальной по
ГОСТ 2.201-80 – АБВГ.467222.001 Э3. Установить для реквизита свойство
видимости (Visible).
6. В поле Properties (свойства) может быть установлена ориентация
надписи (Orientation), ее центровка (Justification), задан цвет символов (Color)
и гарнитура текста (Font>>Change).
7. После того, как значения всех реквизитов записаны и диалог закрыт,
щелчком правой клавиши снова открыть контекстное меню и активизировать
в нем последовательность команд Options>>Schematic Preferences. Открыва-
ется диалог настройки функций схемного редактора – окно Preferences.
8. В дереве функций в левой половине окна рис. 9.1 выбрать ветвь
Schematic>Graphical Editing, после чего в правой половине окна активизиро-
вать опцию Convert Special Strings. Закрыть диалог настройки функций (OK).
9. Активизировать команду Place>>Text String и нажатием клавиши Tab
вызвать диалоговое окно редактирования текстовой строки (см. рис. 9.3).
10. В поле Properties окна редактирования текста щелчком мыши раз-
вернуть выпадающий список в строке Text (рис. 9.5). В списке представлены
“специальные строки” – имена реквизитов из поля параметров документа, с
предшествующим им знаком равенства.
11. Указать курсором строку =DocumentNumber и закрыть диалог
щелчком на ОК. На поле графического листа появляется и перемещается
150
Рис. 9.5
Аналогичным образом перенести остальные реквизиты документа из
списка параметров в графы основной надписи.
Отметим, что при указании строки =DocumentName на поле чертежа
выводится имя файла схемы или шаблона, независимо от того, какая запись
была помещена в поле Value списка реквизитов в диалоговом окне настройки
параметров документа. Это дает возможность поместить имя файла докумен-
та в одну из свободных или дополнительных граф основной надписи, как это
требуется по ГОСТ 2.104-2000, в который включены нормы, касающиеся све-
дений об электронном документе, на основании которого выпускается
“твердая копия” (чертеж).
В результате рассмотренной процедуры мы получаем чистый лист схе-
мы электрической принципиальной разрабатываемого функционального уз-
ла, стандартного формата А2 по ГОСТ 2.301-68, с заполненными графами
основной надписи по ГОСТ 2.104-2000, готовый к составлению и редактиро-
ванию схемы.
Сохраним подготовленный таким образом лист схемного документа как
свободный документ с именем PCB_Filter.SchDoc.
Рис. 9.6
3. В поле Sheet Position назначить размеры графического листа, на ко-
тором может формироваться рабочий чертеж печатной платы, и указать ко-
ординаты левого нижнего угла листа в рабочем пространстве графического
редактора печатной платы.
4. Установить видимость листа. При включенной видимости листа за-
готовка платы изображается на экране монитора на белом поле.
Рис. 9.7
3. На шаге Choose Board Units определить систему единиц измерения –
указать Metric.
4. На шаге Choose Board Profiles открывается список из 60 возможных
вариантов готовой заготовки. Сюда входят несколько типоразмеров “Евро-
платы”, несколько вариантов адаптера PCI-шины персонального IBM-
компьютера и много других. Для формирования заготовки из ряда типораз-
меров УБНК1 по ГОСТ 26765.12-86 выбираем вариант пользовательских ус-
тановок – Custom.
5. На шаге Choose Board Details (см. рис. 9.7), указываются:
• форма платы – прямоугольная (Rectangular), круглая (Сircular)
или произвольная (Custom), ограниченная прямоугольными от-
резками и/или дугами;
• размеры платы по горизонтали и по вертикали – Board Size;
• выбирается слой для размещения размерных линий – из числа
“механических” слоев – по умолчанию – Mechanical Layer 1;
• толщина (ширина) линии, ограничивающей контур платы –
Boundary Track Width;
• толщина размерных линий – Dimension Line Width;
154
Видим, что прокладка более чем одного проводника в зазоре между вы-
водами требует уменьшения диаметра контактной площадки, и, в особенно-
сти, монтажного отверстия до величины, недостаточной для нормальной ус-
тановки штыревых выводов подавляющей массы компонентов (микросхемы
в DIP-корпусах, резисторы, конденсаторы и др.). Представляется, что данная
информация дается только для справки, поскольку приведенные в диалого-
вом окне размеры могут быть произвольно изменены, а программа при этом
не контролирует – произойдет или не произойдет перекрытие металлизации
155
Рис. 9.8
Рис. 9.9
Видимость механического слоя назначается/отключается в поле Show.
При активированной опции Linked to Sheet объекты, размещенные на меха-
ническом слое, подключаются к листу проекта и могут делаться видимыми
или невидимыми при управлении видимостью листа проекта.
• Специальные слои:
o Top Solder и Bottom Solder – слои защитных масок на верхней и
нижней сторонах платы;
o Top Paste и Bottom Paste − слои трафаретов для нанесения при-
пойной пасты на верхнюю и нижнюю сторону платы;
o Top Overlay и Bottom Overlay − верхний и нижний слои шелко-
графии (маркировки и обозначения контуров компонентов);
o Drill Guide − слой центров отверстий;
o Keep-Out Layer − слой для размещения ограничительных конту-
ров трассировки;
158
Рис. 9.10
В левой части окна представлено изометрическое изображение струк-
туры слоев, установленной при формировании заготовки печатной платы.
При указании курсором строки пояснений, относящихся к слою, активизи-
руются функции управления свойствами выбранного слоя:
• кнопками Add Layer и Add Plane добавляются новые сигнальные и
экранные слои;
• кнопками Move Up и Move Down выбранный слой перемещается
вверх или вниз, при этом наружные слои Top Layer и Bottom Layer не могут
159
Рис. 9.11
160
Рис. 9.12
2. В поле Placement Type указать область поиска компонента:
• From Standard Libraries – в стандартных библиотеках (инсталлиро-
ванных в рабочую среду Altium Designer);
• From Database Libraries – в библиотеках баз данных.
3. В поле Part Details отображаются сведения о компоненте:
• Physical Component − имя (тип) “физического” компонента;
• Logical Symbol − имя логического символа (может отличаться от
имени компонента, в особенности у многосекционных и гетерогенных);
• Designator − позиционное обозначение – префикс по ГОСТ 2.710-81
или по другому стандарту, а также знак вопроса «?» – для порядкового номе-
ра, устанавливаемого в схеме;
• Comment − текстовый комментарий;
165
Рис. 9.13
5. Для поиска новых компонентов кнопкой активизировать поиск
библиотек, в которых хранится нужный компонент.
Открывается диалоговое окно Browse Libraries (рис.9.14).
• В поле Libraries открывается окно со списком инсталлированных
библиотек.
• Кнопкой активизировать знакомое нам окно, рис. 8.25, позво-
ляющее включить необходимые библиотеки в рабочую среду программы
или исключить ненужные.
• Кнопкой Find активизировать диалоговое окно поиска компонента
по маске (см. рис. 8.26).
• В поле Component Name отображается дерево структуры выбранной
библиотеки.
• В поле Model Name отображается дерево моделей выбранного ком-
понента (ТПМ, SPICE-модель и др.).
• В полях предварительного просмотра отображается УГО схемного
компонента и его посадочное место (ТПМ).
6. Завершить выбор компонента кнопкой ОК.
166
Рис. 9.14
7. Перед установкой выбранного компонента необходимо, как мини-
мум, отредактировать его позиционное обозначение и указать номер или
другое обозначение секции (в случае многосекционного компонента). Для
этой цели служит процедура “горячего” редактирования (Re-entrant Editing),
активизируемая клавишей Tab. Открывается диалоговое окно свойств компо-
нента Component Properties (рис. 9.15).
Применительно к текущей задаче, следует:
• в поле Designator ввести вместо знака вопроса порядковый номер
позиционного обозначения;
Рис. 9.15
9. Щелчком левой клавиши мыши или клавишей Enter зафиксировать
компонент на листе схемы. Программа при этом остается в режиме расста-
новки компонентов. Выбранный компонент может быть зафиксирован на
листе схемы в нужном количестве копий. При этом инкрементируются номе-
ра в позиционных обозначениях компонентов и обозначения секций.
Рис. 9.18
172
Рис. 9.19
Прочертить линию групповой связи на листе схемы. Сама эта линия не
образует электрическую цепь, а служит только для логического или визуаль-
ного (графического) объединения индивидуальных электрических связей.
Следующим шагом является черчение индивидуальных линий, входя-
щих в групповую и назначение им необходимых признаков связи.
Предварительно вдоль лини групповой связи командой Place>>Bus En-
try могут быть расставлены входы в групповую линию – прямолинейные от-
резки проводника, наклоненные под 45°. Назначение этих входов − исклю-
чить контакт проводников, подходящих к групповой линии с противополож-
ных сторон торец-в-торец. Если допустить такой контакт, проводники сли-
ваются в одну цепь. Такое изображение линий групповой связи применялось
в отечественной документации до ввода в действие ЕСКД. По ЕСКД требу-
ется подвод индивидуальных проводников к групповой линии под прямым
углом, без излома. Ничто не мешает выполнить линии групповой связи таким
образом и в Altium Designer. Нужно только так смещать проводники, подхо-
175
а б
Рис. 9.20
Префикс D является признаком, объединяющим проводники в логиче-
скую линию групповой связи. Как и у индивидуальных электрических свя-
зей, идентификаторы линии групповой связи разных типов не объединяются
автоматически даже при совпадении имен. Чтобы метки NetLabel и Port оди-
наково идентифицировали линию групповой связи D[0..7], обе эти метки
должны быть присоединены к групповой линии. При переходе такой линии
групповой связи с листа на лист одноуровневого проекта связность устанав-
ливается с помощью идентификатора Port с тем же именем D[0..7].
В случае графической линии групповой связи (рис. 9.20, б)
индивидуальным проводникам, входящим и выходящим изгрупповой
линии могутприсваиваться как произвольные, так иструктурированные
имена (такжеметкой Net Label), а самойгрупповой линии никакого имени не
присваивается. Сама групповая линия может вообще быть удалена с
чертежа без ущербадля связности цепей как в пределах одного листа, так и
176
Рис. 9.21
В процессе перемещения компонента над ним может быть выполнен
ряд дополнительных действий.
При перемещении без связей (Move):
• нажатием клавиши ПРОБЕЛ компонент поворачивается на 90° про-
тив часовой стрелки; клавиши Shift+ПРОБЕЛ поворачивают компо-
нент по часовой стрелке;
• нажатием клавиш X или Y компонент отражается зеркально, соот-
ветственно, относительно горизонтальной или вертикальной оси;
• при нажатой клавише Alt перемещение ограничивается горизонталь-
ным или вертикальным направлением.
При совместном перемещении с подключенными связями (Drag):
• нажатием клавиши ПРОБЕЛ или Shift+ПРОБЕЛ переключается ре-
жим ортогональности проводников;
179
Рис. 9.22
2. В поле Order of Processing выбрать из выпадающего списка порядок
простановки позиционных обозначений. Выбранный порядок иллюстрирует-
ся диаграммой.
3. В поле Schematic Sheets to Annotate указать документ, в котором вы-
полняется перенумерация.
4. В поле Matching Options указать или сбросить признаки группировки
логических секций в корпуса
5. Щелкнуть левой клавишей на кнопке Update Changes List. Программа
выдает окно с сообщением о числе вносимых изменений. По щелчку ОК окно
закрывается, а в колонке Proposed окна рис. 9.22 появляются новые позици-
онные обозначения компонентов.
6. Кнопкой Accept Changes (Create ECOs) список изменений передается
на обработку. Открывается окно Engineering Changes Order (рис. 9.23) со спи-
ском изменений, которые предстоит внести в схему.
7. По щелчку на кнопке Execute Changes выполняется обработка списка
изменений. Изменения, выполненные без ошибок, отмечаются значками в
колонке Status.
8. Кнопкой Validate Changes запустить проверку корректности внесен-
ных изменений.
9. Кнопкой Report Changes открывается окно просмотра изменений.
Список изменений может быть распечатан на бумаге.
10. Щелчком ОК внесенные изменения возвращаются в окно рис. 9.22.
181
Рис. 9.23
11. В случае необходимости формирования ЕСО-документа указать
Back Annotate и сохранить файл ЕСО cnfylfhnysvb.
В случае повторной перенумерации после действий по пп.1…4 сбро-
сить позиционные обозначения в колонке Proposed кнопкой Reset All, после
чего продолжить перенумерацию с п. 5.
Рис. 9.24
2. В поле определения принадлежности параметров объектам (Include
Parameters Owned By) указать Parts – схемные компоненты.
3. В поле That Meet the Following Criteria указать в выпадающем списке
подмножество объектов, отвечающих задаче: в нашем случае – все объекты
(All objects).
4. Кнопкой ОК закрыть диалог. Открывается окно, рис. 9.25, c табли-
цей, в колонках которой указаны типы выбранных объектов (Part – схемный
компонент), их позиционные обозначения по схеме, имя схемного документа
и ранее назначенные параметры (атрибуты).
Число колонок параметров зависит от выбора, сделанного в пп. 2, 3 и
может перебираться движком горизонтальной прокрутки. Среди этих коло-
нок пока нет таких, в которых можно было бы назначить те параметры ком-
понентов схемы, которые должны попасть в перечень элементов.
5. Щелчком правой клавиши мыши активизировать контекстное меню и
указать в нем команду Add Column – добавить колонку. В открывающемся
диалоговом окне Add Parameter назвать имя параметра, включаемого в до-
бавляемую колонку, например, Tolerance − допуск.
184
Рис. 9.25
6. Повторить действия по п.5 столько раз, сколько дополнительных па-
раметров предполагается назначить, присваивая соответствующие имена.
8. Выбрать в колонке с позиционными обозначениями компонент
(строка, относящаяся к нему, выделяется цветом) и перейти горизонтальной
прокруткой в ячейку таблицы на пересечении выделенной строки с колонкой
назначаемого параметра. Щелчком левой клавиши мыши активизировать
ячейку.
9. Щелчком правой клавиши на выделенной ячейке активизировать
контекстное меню и указать в нем команду Add – добавить. С выделенной
ячейки снимается штриховка, и она оказывается равномерно залита цветом,
назначенным для селектированных объектов.
10. Щелчком правой клавиши активизировать контекстное меню и ука-
зать в нем команду Edit – редактировать. Ячейка становится доступной для
редактирования: цвет селекции снимается; справа появляется кнопка вызова
выпадающего списка значений параметра. Ввести с клавиатуры или указать в
выпадающем списке необходимое значение параметра (см. рис. 9.25) . Под-
ходящее значение параметра может также быть скопировано (Ctrl+C, Ctrl+V)
в текущую активную ячейку из соседних, где значение уже присвоено.
185
5. Двойным щелчком в
строке с именем выбранного пра-
вила открывается диалог редакти-
рования его свойств. Например,
при указании строки Width Con-
straint открывается диалоговое
окно настройки ширины печатных
проводников для цепей текущего
класса (рис. 9.27).
6. Установить необходимое
значение ширины проводника и
допустимое минимальное и мак-
симальное ее значение и завер-
шить операцию щелчком на ОК.
7. Щелчками ОК последова-
тельно закрыть окна Paramater
Properties и Parameters.
8. Зафиксировать метку
класса цепей на соответствующих
Рис. 9.26 линиях связи в главном окне
схемного редактора.
Рассмотренная процедура может быть применена также для группиро-
вания в классы линий групповой связи.
Рис. 9.27
187
Рис. 10.1
Кнопкой Execute Changes запустить обработку изменений. Результат
обработки передается в среду графического редактора печатной платы. При
этом открывается файл платы нашего активного проекта, и в окне графиче-
ского редактора печатной платы, рядом с заготовленным ранее контуром
платы изображаются ТПМ компонентов, связанные ниточками электриче-
ских связей (рис. 10.2). По умолчанию программа заключает компоненты
и связи проекта в прямоугольную область Room – “комнату”. Вся эта
областьвместе с заключенными в ней компонентами при указании на нее
курсором инажатии левой клавиши мыши перемещается за курсором по
190
Рис. 10.2
Прежде чем начать размещение компонентов по полю печатной платы,
определим классы объектов, в том числе цепей, и отредактируем ряд правил
проектирования.
10.2. Группирование объектов в классы
Рис. 10.3
4. Селектировать в дереве классов узел образованного класса. Имена
всех цепей функционального узла оказываются в поле Non-Members – они
пока не являются членами нового класса.
5. Селектировать курсором, удерживая клавишу Ctrl, группу имен це-
пей, передаваемых вновь образованному классу, и щелчком по кнопке
перенести имена выбранных цепей в поле Members.
192
Рис.10.4
4. В случае необходимости изменить ширину проводников данной це-
пи, изменить размерные цифры на эскизе и зафиксировать результат кнопкой
Apply – применить.
Рассмотрим еще один способ назначения параметров группе печатных
проводников, не связанный с назначением классов цепей. Для этого служит
процедура формирования запросов (Query).
1. В дереве правил диалогового окна, рис. 10.4, селектировать узел Width
– ширина.
194
Рис.10.5
5. Указать в списке имя цепи “– 12V”. В правом поле окна, Query Pre-
view, появляется строка InNet(‘−12V’), а в колонке Condition Type / Operator
левого поля выводится предложение добавить следующее условие: Add An-
other Condition .
6. Повторить действия пп. 4, 5, указав имя следующей цепи, например,
цепи “+12V”. Между строками первого и второго условий появляется строка
с обозначением логической функции, объединяющей два назначенных усло-
вия. Это может быть конъюнкция − функция AND (И) либо дизъюнкция –
функция OR (ИЛИ). Щелчком левой клавиши развернуть список из этих двух
логических функций и выбрать функцию ИЛИ (OR).
195
Рис.10.6
Установим значения зазоров по горизонтали и по вертикали 1,25 мм и
зафиксируем настройку кнопкой Apply.
196
Рис.10.7
По-другому устанавливается приоритет правила Routing Priority, кото-
рому назначается атрибут Priority в правом поле окна, рис. 6.4. Значение ат-
рибута Priority может быть установлено в пределах 0…100 (100 − высший
приоритет). При этом, кнопкой Priorities обычным образом вызывается окно
редактирования приоритетов, в котором правила, как и в первом случае, вы-
строены по списку с номерами 1, 2 и т.д. и также могут перемещаться
вверх/вниз (рис. 10.8).
Рис.10.8
197
Рис. 10.9
Выделить щелчками мыши два объекта, для которых назначались пра-
вила. Открывается диалоговое окно Applicable Rules с активной вкладкой Bi-
nary Rules (рис. 10.10).
На этот раз на вкладке указаны имена двух объектов, а в списке правил
указаны правила, определяющие взаимоотношения (на рис. 10.10 – зазор)
между этими двумя объектами. Приоритет правил также отмечен
значками: высший – зеленой птичкой; низший – красным крестиком.
Рис. 10.10
Аналогично унарным правилам, бинарное правило также может быть
отредактировано.
199
Рис. 10.11
5. При выборе одного из правил в панели РСВ, в среде графического
редактора печатной платы открывается процедура фильтрации объектов, в
результате, на плате подсвечиваются объекты, на которые распространяется
это правило. В данном случае это печатные проводники.
6. Двойным щелчком левой клавиши выбранное правило вызывается
для редактирования. Открывается диалоговое окно с именем Edit PCB Rule –
Max-Min Width Rule, фактически повторяющее правое поле окна, приведен-
200
а б
Рис. 10.12
3. Указать в контекстном меню команду Align – выровнять. Открывается па-
нель подкоманд:
• Align − при активизации этой подкоманды вызывается диалоговое
окно (рис.10.12, б), в котором могут быть активизированы 8 из 14-ти
команд, перечисляемых далее;
• Postion Component Text − изменить положение текста, связанного
с компонентами;
• Align Left − выровнять выбранную группу компонентов по левому
краю области селекции;
• Align Right − выровнять по правому краю области селекции;
• Align Top − выровнять по верхнему краю;
• Align Bottom − выровнять по нижнему краю;
• Align Horizontal Centers − выровнять центры ТПМ по горизонтали, в
пределах области селекции;
• Align Vertical Centers − выровнять центры ТПМ по вертикали;
• Didtribute Horizontally − распределить равномерно по горизонтали, в
пределах области селекции;
• Distribute Vertically − распределить равномерно по вертикали;
203
Рис. 10.13
7. В поле Constraints:
• указать один из наружных слоев печатной платы, на котором раз-
мещаются компоненты (на рис. 10.13 указан верхний слой Top Layer);
• указать признак размещения объектов в пределах границ области
Room – Keep Objects Inside;
• кнопкой Define активизировать процедуру определения геометри-
ческой формы области Room: диалоговое окно временно закрывается, после
чего движениями курсора и щелчками левой клавиши мыши указать углы
области Room так, чтобы все они лежали в пределах зоны Keepout, а сама об-
ласть была односвязной (без пересечения ребер); если область Room должна
иметь прямоугольную форму, вместо этого можно ввести с клавиатуры коор-
динаты противолежащих углов прямоугольника.
8. Аналогичным образом определить следующие области Room, указать
в них классы объектов и выполнить размещение в этих областях.
207
а б
Рис. 11.2
• В подменю следующего уровня указать команду Hide All – скрыть
все связи.
• Повторить команду View>>Connections и указать подкоманду Show
Net – показать цепь (рис. 11.2, а).
• Щелчком левой клавиши мыши в произвольной точке графического
окна программы активизировать диалог назначения имени цепи, которая
должна быть видима – окно Net Name. Указать имя цепи и щелчком ОК
включить ее видимость.
• Можно не указывать имя цепи, а закрыть окно Net Name щелчком
по ОК. При этом открывается окно Nets Loaded со списком всех цепей проек-
та (рис. 11.2, б). Выбрать курсором имя цепи из списка и щелчком по
ОК, включить ее видимость.
Далее рассмотрим заложенные в Altium Designer функции интерак-
тивной трассировки печатного монтажа.
211
а б в г д е ж з и
Рис. 11.3
213
Рис. 11.4
Всего возможны 4 способа разрешения конфликтов.
1) Stop at First Conflicting Object – остановиться у первого конфлик-
тующего объекта. Этот способ установлен в настройках правил по умолча-
нию и называется в англоязычной лексике САПР slam’n’jam – захлопываться
и сжиматься. Печатный проводник останавливается перед препятствием –
214
а б в г
Рис. 11.5
Комбинацией “горячих” клавиш Shift+R возможно циклическое пере-
ключение из режима в режим разрешения конфликтов. Сообщение о текущем
режиме выводится в строку статуса главного окна программы.
Рис. 11.6
1) Комбинацией горячих клавиш Shift+W вызвать на экран окно с таб-
лицей допустимых значений ширины проводников (рис. 11.7) и выбрать в
ней строку с подходящим значением изменения ширины.
Рис. 11.7
2) “Горячей” клавишей “О” активизировать контекстное меню и ука-
зать в нем команду Favourite Routing Widths – предпочтительные значения
216
Рис. 11.8
В целях изменения ширины текущего сегмента прокладываемой трассы
щелчком левой клавиши мыши в поле Track Width активизировать список
предустановленных значений ширины и выбрать в нем необходимое значе-
ние. Необходимое значение ширины текущего сегмента может также быть
непосредственно введено с клавиатуры. Отметим еще раз, что вводимое зна-
чение должно лежать в пределах от минимального до максимального значе-
217
Рис. 11.9
2. Активизировать команду главного меню Place>>Multiple Traces. В
строке статуса выводится подсказка: Choose Master Primitive – выбрать глав-
ный примитив (опорный контакт, от которого начинается разводка).
218
Рис. 11.10
6. Переместить курсор в нужном направлении и щелчком левой клави-
ши мыши завершить первую фазу трассировки – формирование веера.
7. При отпущенной левой клавише продолжить прокладку трассы, фик-
сируя изломы щелчками. Отметим некоторые особенности групповой трас-
сировки:
• печатные проводники групповой трассы ложатся параллельно, с со-
блюдением установленного зазора;
• изломы трассы выполняются только под углом 45°;
• переход трассы со слоя на слой не допускается;
• трассировка происходит в режиме Ignore Obstacles – игнорирования
препятствий; по окончании разводки программа отмечает цветной маркиров-
кой случившиеся нарушения;
219
а б
Рис. 11.11
В случае, если назначенное значение ширины выходит за границы, ука-
занные в правилах проектирования, программа отмечает ошибку цветовой
маркировкой (рис. 11.11, б)
• Slice Tracks – прорезать проводники, создав разрыв заданной шири-
ны и под заданным углом наклона. После указания исходной точки разреза
клавишей Tab активизировать редактирование параметров разреза – фикси-
рованной, размером в 1 шаг сетки или произвольной ширины, направления
разреза от исходной точки (рис. 11.12, а).
Наклон линии разреза переключается горячей клавишей ПРОБЕЛ. Воз-
можны два варианта – наклон под произвольным углом и наклон под углом
кратным 45° (рис. 11.12, б).
а б
Рис. 11.12
• Move – перемещать: нас в данном случае интересует группа подко-
манд, относящихся к редактированию трасс печатного монтажа:
• Re-Route – перетрассировать;
• Break Track – разорвать трассу;
222
Рис. 11.13
Управление характером изломов выполняется нажатием горячих кла-
виш ПРОБЕЛ (Space) или Shift+ПРОБЕЛ (табл.11.2).При этом клавишами
Shift+ПРОБЕЛ циклически перебираются все 4 варианта, а клавишей ПРО-
БЕЛ возможен выбор варианта выполнения начала или конца сегмента толь-
223
ко под углом 45° или 90° в зависимости от того, какой выбор сделан до этого
клавишами Shift+ПРОБЕЛ.
Таблица 11.2
№ Горячие клавиши Формирование сегментов Рисунок
вар. Shift+SPACE SPACE
1 Line 45 Start Line 45 Start Начало под углом 45°, следующий сегмент 11.3, а
горизонтально или вертикально.
Начало вертикально, следующий сегмент
2 Line 45 End Line 45 End 11.3, б
под углом 45°.
Начало в вертикальном направлении, сле-
3 Line 90 Start Line 90 Start 11.3, е
дующие сегменты под углом 90°.
Начало в горизонтальном направлении,
4 Line 90 End Line 90 End 11.3, ж
второй сегмент вертикально и т.д.
Рис. 11.14
• BkSp – удалить нажатием клавиши BackSpace (ШАГ НАЗАД) по-
следний сегмент трассы или группу сегментов при нажатии Shift+Backspace.
• Esc – прервать разводку текущего участка трассы с потерей сегмен-
тов – равноценно щелчку правой клавишей мыши; если трассировка участка
закончена на контакте компонента, по нажатию Esc программа выходит из
режима трассировки – то же, что и по щелчку правой.
• Shift+R – переключение режима разрешения конфликтов;
• Shift+W – активизация функции управления шириной текущего сег-
мента трассы;
• Enter (Ввод) – зафиксировать текущий сегмент трассы – то же, что и
щелчок левой клавишей мыши;
• Num + (плюс на цифровой клавиатуре) – выбор следующего слоя;
• Num – (минус на цифровой клавиатуре) – выбор предыдущего слоя;
• Num * (звездочка на цифровой клавиатуре) – переход трассы на сле-
дующий сигнальный слой;
225
превышает 0,5, в то время как у коаксиального кабеля и в витой паре это зна-
чение составляет 0,98 и выше.
Таким образом, наиболее ощутимым эффектом, который обеспечивает
применение дифференциальных пар на печатной плате является выравнива-
ние времени распространения сигнала до входных контактов электронного
компонента. Этому, как и согласованию волнового сопротивления линии пе-
редачи с нагрузкой могут препятствовать особенности трассировки и разме-
щения компонентов, необходимость перехода со слоя на слой, наличие поли-
гонов металлизации в сигнальных слоях или на внутренних экранных слоях
типа Plane. Подробное рассмотрение радиотехнической стороны данного во-
проса должно быть проведено в самостоятельном учебном пособии по конст-
руированию печатных плат. Здесь можно остановиться на некоторых реко-
мендациях по выполнению дифференциальных (передающих симметричный
дифференциальный сигнал) линий связи на печатных платах:
• волновое сопротивление каждого проводника пары должно равнять-
ся половине волнового сопротивления внешнего кабеля (витой пары);
• для каждого проводника пары сопротивление нагрузки на приемном
конце должно быть согласовано с волновым сопротивлением проводника;
• переходы линии со слоя на слой допустимы, если удается обеспе-
чить постоянство волнового сопротивления по всей длине линии;
• оба проводника пары должны иметь одинаковую длину, с точно-
стью, обеспечивающей разность задержек в пределах допуска, установленно-
го для применяемого семейства логических интегральных микросхем.
Покажем на примере, какое значение может принимать разность длины
проводников дифференциальной пары в высокоскоростных функциональных
узлах, работающих с тактовой частотой порядка 1 ГГц.
Известно, что скорость распространения сигнала вдоль микрополоско-
вой линии связи в ε раз меньше скорости в свободном пространстве. При
типичном для печатных плат значении диэлектрической проницаемости
стеклотекстолита ε = 4,8 время задержки распространения сигнала состав-
ляет около 7,3 нс/м.
Если принять, что разность времени прихода сигнала на входы логики
не должна превышать 0,1 тактового интервала, т. е. 0,1 нс, разность длины
проводников дифференциальной пары не должна превышать 13 мм.
228
Рис. 11.15
Цепи, на которую наложена директива Differential Pair присваивается
параметр с таким же именем Name: Differentgial Pair и булевским значением
Value: True.
Выполненные таким образом назначения передаются в проект печатной
платы при компиляции и синхронизации проекта.
В редакторе печатной платы пары цепей, не объявленные как диффе-
ренциальные в редакторе схемы, могут быть объявлены и оттрассированы
как дифференциальные. Здесь возможны 2 варианта действий.
1. Активизировать плавающую панель PCB и переключить ее в режим
Differential Pairs Editor – редактирования дифференциальных пар
(рис.11.15). В среднем поле панели выводится список всех определенных в
проекте дифференциальных пар, в том числе ранее назначенных в редакторе
схемы.
Далее:
• Щелчком на кнопке Add активизировать объявление новой диффе-
ренциальной пары. Открывается окно формирования дифференциальной па-
ры Differential Pair (рис. 11.16).
229
Рис. 11.18
• Ниже располагается еще одно сообщение: Create differential pairs in
class All Differential Pairs – “Образуйте дифференциальные пары в классе Все
Дифференциальные Пары”. Справа располагается кнопка вызова списка
классов дифференциальных пар, если такие классы назначены.
• В центральном поле окна выведен список всех существующих пар
цепей с именами, имеющими суффиксы H и L и список дифференциальных
пар, которые могут быть составлены из этих цепей.
• Для формирования дифференциальных пар поставить “галочки” в
колонке Create (создать) против имен соответствующих пар и завершить диа-
лог щелчком на кнопке Execute – “Выполнить”.
Р
Рис. 11.19
3. Matched Net – выравнивание длины проводников в паре добавлени-
ем в короткий проводник лесенки или змейки. Данная настройка доступна в
ветви High Speed/Matched Net Lengths дерева правил проектирования. Она
также вызывается из плавающей панели PCB щелчком на кнопке Rule Wizard
(см. рис.11.16). Вызывается “Мастер подсказки”, на одном из шагов
которогооткрывается диалог настройки DiffPair_MatchedLengths –
выравнивания длины проводников в дифференциальной паре (рис.11.20).
• В поле Rule Properties – параметры правила – назначаются:
• Tolerance – допуск, при превышении которого строится удли-
няющая конфигурация;
• Gap – зазор между коленами;
232
Рис. 11.20
• В поле Rule Proirity – приоритет правила – выводится список всех
назначенных правил с параметрами их настройки и указанием объектов, на
которые налагаются эти правила и приоритетов их выполнения. Кнопками
Increase Priority и Decrease Priority приоритет выбранного в списке правила
может увеличиваться или уменьшаться.
Указание объектов, на которые налагается то или иное правило произ-
водится путем рассмотренной ранее процедуры формирования запросов (см.
разд. 10.3).
11.7.3. Трассировка дифференциальной пары
Рис. 11.21
4. Программа строит сегменты трассы от начала до текущего положе-
ния курсора сплошной линией, ширина которой указана в правилах и про-
должает предполагаемую оставшуюся часть трассы пунктиром.
5. Щелчком левой клавиши мыши при нажатой клавише Ctrl прокладка
оставшейся части трассы завершается. Программа остается в режиме трасси-
ровки дифференциальных пар.
6. Щелчком правой клавиши мыши или клавишей Esc завершить трас-
сировку.
234
Рис. 11.22
Каждая из предопределенных стратегий включает свой определенный
набор проходов трассировки. Редактирование этих “чистых” стратегий не
допускается, однако, если при выполнении проекта необходимо изменить на-
бор приемов (проходов) трассировки, возможно образовать новую пользова-
тельскую стратегию.
236
Рис.11.23
Приведем обзор доступных проходов трассировки.
237
Рис. 11.24
Редактирование правил может также быть активизировано щелчком на
кнопке Edit Rules.
11.8.3. Автотрассировка
Заложенные в Altium Designer функции автотрассировки активизиру-
ются из главного меню программы командой Auto Route и ее подкомандами.
Рассмотрим основные функции автотрассировки (рис. 11.25).
239
Рис. 11.25
• Net Class – трассировка выбранного класса цепей. Активизируется
диалоговое окно, Choose Net Classes to Route – выбрать классы цепей, подле-
240
а б
Рис. 11.26
• Area – трассировка связей, полностью укладывающихся в пределах
прямоугольной области, обозначаемой курсором (связи, выходящие за пре-
делы области, не разводятся).
а б
Рис. 11.27
• Room – трассировка связей, укладывающихся в область Room (свя-
зи, выходящие за пределы “комнаты” не разводятся).
• Component – трассировка связей одного выбранного компонента.
• Component Class – трассировка связей компонентов выбранного
класса. Выполняется аналогично трассировке класса цепей – при указании
курсором на один или несколько классов компонентов в окне, рис.11.27, б.
241
Рис. 11.28
Программа анализирует структуру посадочного места компонента – ти-
пы и расположение контактных площадок и присваивает компоненту внут-
ренний, невидимый для пользователя и недоступный редактированию атри-
бут вида IsBGA = true, IsSOIC = true и т.п. В соответствии с логическим зна-
чением этого атрибута строится конфигурация веерных отводов от контактов
таких компонентов.
Веерная трассировка обычно должна выполняться в первую очередь, с
тем, чтобы можно было оценить и исправить ее результаты прежде, чем вы-
полнять прочие проходы автотрассировки. Возможно также командой Auto
Route>>Fanout>>Component выполнить веерные отводы, заканчивающиеся
межслойным переходным отверстием, от компонентов, не соединенных элек-
трическими связями. Если скопировать такую конфигурацию в библиотеку
посадочных мест, получаются предварительно разведенные веером SMD-
компоненты, которые могут использоваться в проекте печатной платы.
Все предварительно разведенные вручную цепи – дифференциальные
пары, веерная разводка планарных (SMD) rкомпонентов, другие критические
цепи могут быть защищены от автотрассировки. Для этого следует активизи-
ровать в диалоговом окне рис. 11.22 опцию Lock All Pre-routes.
После выполнения всех необходимых настроек кнопкой Route All в ок-
не рис.11.22 автотрассировке дается старт.Трассировка сложной платы с не-
сколькими сотнями компонентов и плотной компоновкой может длиться до
нескольких часов. По ходу выполнения трассировки в плавающую панель
Messages выводятся сообщения о завершении проходов трассировки и затра-
ченном на это времени. Трассировка может быть приостановлена командой
Auto Route>>Stop и возобновлена повторением команды Auto route>>All.
Стопроцентная разводка печати не гарантирована. В случае недораз-
водки некоторых цепей приходится предпринимать попытку изменить раз-
мещение компонентов, изменить настройку правил и выполнять повторную
автотрассировку или ручную трассировку неразведенных цепей или их сег-
243
а б
Рис. 11.29
Кнопкой Report в окне рис. 11.29,б дается старт формированию
отчета опараметрах выбранных объектов. Отчет, в формате Internet Explorer,
озаглавленный Altium Designer Board Information Report представляется в
главномокне программы (рис. 11.30).
Рис. 11.30
244
рис. 11.31
• Internal Plane Warnings − предупреждения, связанные с внутренними
слоями класса Plane;
245
Рис. 11.32
246
Рис. 12.1
• откомпилировать проект как это принято при выполнении проектов
остальных типов;
• конвертировать данные проекта в обменный формат EDIF для пере-
дачи в специализированную среду проектирования внутренней коммутации
логических связей на кристалле ПЛИС выбранного семейства, поставляемую
фирмой-производителем ПЛИС (Vendor Tools);
• запрограммировать коммутацию внутренних логических связей и
вывод входных и выходных логических сигналов на предопределенные для
этого выводы выбранной микросхемы в специализированной среде проекти-
рования;
• установить выбранную микросхему ПЛИС и отладить логику на
подключенной к параллельному порту компьютера отладочной панели Nano-
Board (поставляется по отдельному заказу);
• сгенерировать файлы управляющей информации для выполнения
коммутации в выбранной ПЛИС.
После выполнения рассмотренных операций запрограммированная
ПЛИС возвращается в проект верхнего уровня иерархии, включается как
251
∗
Документ Getting Started with FPGA Design.pdf. Tutorial TU0116 (v1.5), November
28, 2005.
252
Рис.12.3
Времязадающую часть (таймер) радиометра построим так, чтобы при
естественной, фоновой мощности дозы (интенсивности) гамма-излучения в
12 мкР/час счетчик Гейгера мог уловить 12 квантов излучения в течение не-
скольких секунд. С точки зрения инженерной психологии и радиационной
безопасности время ожидания отсчета мощности дозы может составлять
15…30 с. Более длительное ожидание отсчета может оказаться утомительным
для человека, выполняющего измерение, а то и опасным для здоровья при вы-
соких уровнях интенсивности излучения. В зависимости от марки используе-
мого счетчика Гейгера этот интервал может быть различным. Так в нашем
случае при использовании в приборе четырех счетчиков типа СБМ-21 интер-
вал, необходимый для регистрации 12 квантов составляет 18 с. При таком ус-
ловии таймер может быть построен на двух двоичных счетчиках, первый их
которых имеет коэффициент пересчета (деления частоты) 32768, а второй – 18.
Для этой цели могут использоваться счетчики с предварительным занесением
кода по пусковому импульсу, после чего тактовые импульсы задающего гене-
ратора доводят счетчики до переполнения в продолжение 18 с.
Зададимся диапазоном интенсивностей, подлежащих контролю, в пре-
делах 10…9999 мкР/час. При таком диапазоне счетчик-регистратор отсчета
составляется из четырех двоично-десятичных декад с дешифраторами двоич-
254
∗
Документ FPGA Generic Library Guide.pdf. Core Reference CR0118 (v1.0) January
29, 2004.
256
J<Bit><Port>[Bus-Num]_<Bit><Port>[Bus-Num][Pin-Type], где
J – функциональный класс соединителей/разветвителей;
Bit − разрядность шины или одной ветви слева и справа:
2, 3, 4, 5, 6, 7, 8, 9, 10, 12, 16, 32
Port − способ изображения входных и выходных линий:
B − однолинейное (шинное) изображение (Bus);
S − многолинейное изображение (Single pin);
Bus-Num − число входящих и выходящих ветвей-шин:
(1), 2, 4, 8
Pin-Type − тип входящих и выходящих связей:
X – для двунаправленных линий (INOUT). Если данное обозначение
отсутствует, по умолчанию принято, что контакты соединителя имеют тип
“входной” (IN) слева и “выходной” (OUT) справа.
Отметим, что допустимы не все возможные, а только 52 комбинации
разрядностей и способов группирования входящих и выходящих ветвей.
Например, соединитель, принимающий слева 4 шины по 4 входных ли-
нии в каждой, объединяющий их и отдающий вправо 16-линейную шину обо-
значается именем J4B4_16B.
Таблицы коммутации входных и выходных линий для каждого из вари-
антов шинных соединителей и разветвителей приведены в руководстве по ра-
боте с библиотекой FPGA Generic Library Guide.pdf.
К сожалению, ограниченный объем пособия не позволяет дать более
обширные сведения по обозначению элементов библиотеки логических про-
тотипов: полный объем руководства FPGA Generic Library Guide.pdf. состав-
ляет 390 страниц.
Аналогично тому, как схемные символы библиотек компонентов, пред-
назначенных для выполнения PCB-проекта связаны с конструктивным обра-
зом (топологическим посадочным местом) соответствующих компонентов, за
графическим представлением каждого логического прототипа стоит внутрен-
нее представление модели его логики в конструкциях языка EDIF. При фор-
мировании логической структуры ПЛИС система проектирования конверти-
рует графический схемный образ в формат внутреннего представления на
языке EDIF, которое только и позволяет в конечном итоге запрограммировать
внутреннюю коммутацию логических связей ПЛИС.
Библиотечное обеспечение не ограничивается библиотекой базовых ло-
гических прототипов (Generic components). Для реализации в проектах ПЛИС
260
а б
Рис. 12.5
На рис. 12.5, б четыре четырехразрядных линий групповой связи объеди-
няются в одну 16-разрядную линию групповой связи. Входные контакты шинно-
го соединителя U27 объединены в группы по 4 контакта и обозначены индекса-
ми IA[3..0], IB[3..0], IC[3..0], ID[3..0], а выходные контакты обозначены индек-
сом O[15..0]. Вторая буква в индексах входных линий определяет старшинство
разрядов входных линий при объединении их в выходную линию групповой свя-
зи INPUTS[15..0]: разряды 3…0 входной линии IA передаются в старшие разря-
ды 15…12 выходной линии; разряды 3…0 входной линии ID передаются в
младшие разряды 3…0 выходной линии.
В результате применения всей этой техники получаем логическую схе-
му узла цифровой регистрации мощности дозы гамма-радиометра(рис.12.6).
Схема состоит из трех узлов и работает следующим образом:
1) Схема управления на триггерах U1, U4, U7, U8, U11. На триггерах
U1, U4, U7, U8 построен синхронный формирователь последовательности
импульсов Clear − сброса счетчиков U6, U17, U5, U9, U14, U16, Load − пре-
дустановки счетчика U17 и импульса Begin_18 − начала 18-секундного ин-
тервала отсчета (рис. 12.7).
Импульс Begin_18 поступает на вход предустановки PRE триггера U11
и устанавливает его в состояние “единица”. Положительный потенциал с вы-
хода Q триггера U11 поступает на входы разрешения счета счетчиков таймера
U6, U17 и счетчиков U5, U9, U14, U16, регистрирующих число импульсов
датчиков гамма-излучения − четырех газоразрядных счетчиков Гейгера-
Мюллера, поступающих на ПЛИС через порт HGR_IN.
265
Рис. 12.6
266
Рис. 12.7
2) Таймер, отсчитывающий время набора импульсов отсчета мощности
дозы. Таймер состоит из двух двоичных счетчиков с асинхронным сбросом −
шестнадцатиразрядного счетчика U6 и восьмиразрядного счетчика с занесе-
нием кодов предустановки U17. Первый счетчик делит частоту импульсов
тактового генеретора, поступающих с выхода инвертора U2, с 32768 Гц до 1
Гц. Полная емкость 16-разрядного счетчика составляет 65536. Счетчик счита-
ет тактовые импульсы до заполнения единицами 15 младших разрядов – до
достижения кодом в разрядах счетчика значения FFFFHEX = 32767DEC. На это
уходит время 1 с. Код FFFFHEX дешифруется логической ячейкой U10
AND16S. Выходной логический сигнал высокого уровня с вентиля U10 по-
ступает на вход разрешения счета CE второго счетчика таймера, U17 и удер-
живается там в течение последнего, 32768-го тактового интервала первой се-
кунды отсчета, после чего, по положительному перепаду напряжения такто-
вого сигнала на входе С счетчика U17 в этот счетчик заносится первая едини-
ца. Для достижения коэффициента 18 в счетчик U17 в момент запуска изме-
рения с двух шестнадцатиричных портов U12, U13 заносится код предуста-
новки EDHEX = 237DEC = 256 – 18.
В результате счетчик U17 отсчитывает до переполнения 18 секундных
интервалов, после чего импульсом переноса со своего выхода ТС сбрасывает
в нуль триггер управления U11, и на этом время регистрации отсчета мощно-
сти дозы заканчиввается.
267
Рис. 13.2
• В поле Vendors отображается список фирм-производителей микро-
схем программируемой логики, использование которых в проектах ПЛИС
поддерживается в Altium Designer 6. Выбираем микросхемы фирмы Altera.
• В поле FPGA Families выводится список семейств микросхем ПЛИС
выбранного производителя. Выбор семейства ПЛИС определяется такими
факторами как объем и сложность логической схемы проекта, быстродейст-
вие, электрическая совместимость выводов ПЛИС с технологическими стан-
дартами микросхем внешней “обвязки” на печатной плате PCB-проекта и др.
Выбираем из этих соображений для рассматриваемого примера микросхемы
семейства MAX 7000S.
• В центральном поле окна отображается список микросхем выбран-
ного семейства, поддерживаемых программой, с их краткими конструктивно-
технологическими и электрическими характеристиками:
• 5V MAX 7000S In-System Programmable CPLD − программируемые
в аппаратуре пользователя ПЛИС (CPLD – Complex Programmable
Logical Device) MAX 7000S с напряжением питания 5 В;
270
• В поле Target ввести имя порта. Для входа внешнего тактового им-
пульса это порт CLK. В дальнейшем, по мере формирования привязки других
портов их имена образуют в поле Target список, разворачивающийся (Drop-
down List) по щелчку левой клавиши мыши на кнопке, расположенной в пра-
вом конце поля;
• В поле Constraint Kind (тип привязки) развернуть щелчком мыши
список предопределенных типов привязок и, в нашем случае выбрать тип
FPGA_CLOCK_PIN, означающий, что на тактовый вход микросхемы ПЛИС
будет подведен внешний “глобальный” тактовый сигнал.
• В поле Constraint Value (значение параметра привязки) выбрать из
разворачивающегося списка логическое значение True (истинно).
В результате этих действий в файл привязок добавляется группа:
Record=Constraint | TargetKind=Port | TargetId=CLK | FPGA_CLOCK_PIN=True
Рис. 13.4
Повторяя последние два действия, образовать необходимое количество
новых конфигураций. Для каждой новой конфигурации в поле-таблице Con-
straints образуется новая колонка.
При необходимости добавить к списку файлов привязки новые файлы
щелчком на кнопке ADD против надписи Constraint Files активизировать
стандартный диалог поиска файлов. Имена найденных файлов подключаются
к списку в поле Constraint Files.
Конфигурация составляется из одного или нескольких файлов привязки,
относящихся к одному из возможных исполнений проекта. Для составления
конфигурации установить знаки-птички (Ticks) в колонках конфигураций на пе-
ресечении со строками файлов привязки. Ничто не мешает включить в одну
конфигурацию несколько файлов привязки, однако, программа контролирует,
274
∗
Документ AP0103 Processing the Captured FPGA Design.pdf. Application Note
AP0103 (v.1.2) December 12, 2005.
275
∗
Документ TR0102 NanoBoard Technical Reference manual-NB 1.pdf. Technical Reference
TR0102 (v.1.2) February 8, 2006.
276
Рис. 13.5
• Soft Devices Chain – цепь программных моделей процессорного ядра
микроконтроллеров, реализуемых в проекте;
• Nexus Core Component listing – список виртуальных инструментов в
стандарте Nexus 5001∗, предназначенных для контроля и отладки ПЛИС после
ее программирования.
При активизации оболочки Devices автоматически детектируется наличие
включенных отладочных панелей и установленных на этих отладочных панелях
микросхем ПЛИС. В поле NanoBoard Controllers Chain графически отображается
цепь отладочных панелей, соединенных между собой и с компьютером через
входные и выходные линии JTAG-интерфейса. Факт подключения отладочных
∗
Документ AR0130 PC to NanoBoard Communications.pdf. Article AR0130 (v.1.1)
May 27, 2005.
277
Рис. 13.6
При активизации команды Browse откроется рассмотренное ранее диало-
говое окно выбора Choose Physical Device (см. рис.13.2),в котором может быть
изменен сделанный ранее выбор ПЛИС.
При активизации команды Search откроется диалоговое окно поиска Find
Physical Device (рис. 13.7).
В поле Search Criteria назначить критерии поиска. Упомянем здесь только
те критерии, которые могут интересовать нас с точки зрения рассматриваемого
в пособии примера проекта ПЛИС:
• Device Type − тип ПЛИС: выбираем CPLD;
• Vendor − производитель: выбираем фирму Altera;
278
Рис. 13.7
Щелчком на кнопке Search запустить процедуру поиска. Результаты по-
иска отображаются в виде списка в поле Matching Devices – приборы, отве-
чающие назначенным критериям. Выбрать курсором строку в этом списке и
щелчком на OK подключить новую микросхему к набору ранее выбранных.
Она ставится последовательно в существующую цепь и отображается в об-
ласти Hard Devices Chain.
Если вновь выбранная ПЛИС не соответствует ни одной из установленных
конфигураций проекта, в нижележащем поле выводится красным цветом сооб-
щение: [No Compatible Project Configurations Found]. Для того, чтобы вновь
выбранную ПЛИС можно было использовать, следует вернуться к
формированию новых файлов привязки и составить из них новую конфигурацию.
Для исключения неподходящей ПЛИС из цепи щелчком правой клави-
ши мыши на ее значке активизировать контекстное меню и указать в нем ко-
манду Remove.
279
Рис. 13.8
Поскольку отсутствует физическое подключение ПЛИС к аппаратным
средствам программирования и отладки, линии ее интерфейса затенены.
В моде Not Live также доступны средства поиска, выбора и замены
ПЛИС, рассмотренные в предыдущем разделе (см. рис. 13.6 и 13.7).
При необходимости реализации проекта в нескольких вариантах необ-
ходимые микросхемы ПЛИС отбираются средствами поиска и составляются в
цепочку в области Hard Devices Chain. Командой главного меню
Tools>>Devices List может быть активизировано окно просмотра Design
Workspace – Physical devices List, в котором отображается список выбранных
микросхем ПЛИС с краткой технической характеристикой каждой из них.
Если для каждой из них в проекте определена конфигурация, командой Com-
pile All Bit Files может быть запущено формирование двоичных файлов про-
граммирования для всех ПЛИС, составляющих цепочку.
Рис. 13.9
В нижней части окна размещаются сведения о тактовых частотах и вре-
менных задержках логических сигналов. Те же самые сведения выводятся в
плавающую панель Output.
В случае использования микросхем ПЛИС фирмы Xilinx к этим шагам
добавляется еще один – Make PROM File – формирование файла программи-
рования конфигурационного ПЗУ, с которого в ПЛИС при включении пита-
ния функционального узла загружается программа коммутации внутренних
логических связей.
13.3.4. Загрузка программы коммутации ПЛИС
Данная фаза процесса выполняется только если к компьютеру подклю-
чена отладочная панель NanoBoard или пользовательская отладочная панель с
установленной на ней микросхемой ПЛИС.
Вторым условием, при котором выполняется данная фаза является ус-
пешное завершение всех предыдущих фаз процесса.
Файл программирования загружается в ПЛИС через мультиплексируе-
мый последовательный канал JTAG интерфейса, действующий под управле-
нием контроллера отладочной панели NanoBoard. Ход программирования
ПЛИС отображается в линейке статуса. По окончании программирования со-
284
Рис. 13.10
Ввести в поле User ID For FPGA шестнадцатеричный код идентифика-
ции. Этот код появляется в панели Devices View под изображением значка
микросхемы. Такая кодировка может быть полезной в случаях, когда на пе-
чатной плате PCB-проекта верхнего уровня иерархии стоит несколько одно-
типных микросхем ПЛИС.
13.4. Встроенные инструменты контроля и отладки
При отладке изготовленных радиоэлектронных функциональных узлов
обычной практикой является применение электро- и радиоизмерительных
приборов для наблюдения сигналов в разных точках схемы. Существуют
контрольные стенды с матричным расположением большого количества
щупов, снимающих сигналы в сотнях точек печатного узла, сканированием
этих щупов и отображением сигналов на мониторе логического анализатора
(bed-of-nails testing). Применить такую практику контроля к интегральным
микросхемам чрезвычайно затруднительно в силу малых размеров кристал-
ла, наличия защиты кристалла и возможности доступа далеко не ко всем уз-
лам электрической схемы.
Средства Altium Designer позволяют организовать такой контроль за
счет использования ресурсов кристалла ПЛИС, не задействованных при реа-
лизации логической схемы проектируемого устройства. Библиотека FPGA In-
struments.IntLib содержит набор встраиваемых в кристалл инструментов,
виртуальные измерительные щупы которых подключаются к узлам электри-
ческой схемы, реализуемой в кристалле ПЛИС и обеспечивают наблюдение
286
Рис. 13.11
Набор встраиваемых инструментов включает:
• CLKGEN − генератор тактовой частоты, значение которой устанав-
ливается щелчком мыши на одной из экранных кнопок передней панели или
из диалогового окна настройки.
• FRQCNT2 – двухканальный цифровой частотомер, измеряющий час-
тоту сигнала, период или число импульсов за заданный временной интервал.
• IOB_x – модули входных-выходных буферов∗, через которые могут
наблюдаться или активироваться логические сигналы в узлах схемы устрой-
ства, реализованного в ПЛИС. Варианты исполнения – от 1 до 4-х каналов
8-разрядного или 16-раздядного параллельного кода. Логические сигналы,
активируемые на входах отображаются в виде шестнадцатиричного числа и
в виде линейки светодиодов. Выходные сигналы отображаются в виде дво-
ичного и шестнадцатиричного числа в каждом канале.
• LAX_x – логический анализатор, подключаемый к необходимым
узлам схемы, конфигурируемый в диалоге настройки и представляющий на
∗
Документ CR0102 IOB_x Digital I/O Module.pdf Core reference (v.1.2)
December 12, 2005
287
Рис. 13.12
Для физической реализации этого канала необходимо зарезервировать
на выбранной ПЛИС четыре вывода для портов JTAG-коннектора, кроме то-
го, на выбранной ПЛИС для него должно хватить аппаратных ресурсов.
∗
Документ CR0103 LAX_x Logic Analyzer.pdf Core reference CR0103 (v.1.2)
December 12, 2005
288
Рис.14.1
2. На странице Select the FPGA Configuration активизировать кнопку вы-
бора Use Existing configuration – использовать существующую конфигурацию.
Имя текущей активной конфигурации проекта отображается в поле выбора
Configuration.
3. В поле Selected Device отображается название выбранной ПЛИС.
Если конфигурация ранее не назначалась, она может быть образована.
Для этого следует активизировать кнопку Create New Configuration – создать
новую конфигурацию.
4. В полях Configuration Name и Constraint File Name могут быть остав-
лены неизменными назначенные по умолчанию или назначены новые имена
конфигурации и файла привязок.
5. В поле Selected Device ••• кнопкой можно активизировать
диалог поиска микросхемы ПЛИС, рассмотренный ранее, в 13.1.2 (см. рис. 13.2).
14.1.2. Привязка портов логической схемы к выводам ПЛИС
Привязка портов логической схемы нашего проекта к выводам выбран-
ной ПЛИС была выполнена ранее, на стадии формирования файла привязок.
Эти привязки передаются в САПР производителя ПЛИС (Vendor Tools), где
используются для генерации файлов программирования ПЛИС. В среде “мас-
тера” объединения проектов эти привязки используются при формировании
290
Рис. 14.2
Недостающие привязки могут быть также назначены Щелчком на кноп-
ке Assign Unconstrained Signals. В обоих случаях эти привязки не совпадают с
ранее назначенными в файле привязок. Таким образом, данная функция мо-
жет использоваться для назначения привязок на “голый” проект.
3. Аналогично предыдущему случаю, автоматическая привязка портов
логической схемы проекта к выводам выбранной ПЛИС может быть активи-
зирована в среде “мастера” щелчком на кнопке Assign Unconstrained Ports (см.
рис. 9.1). В случае, если привязка ранее не назначалась, операция касается
всех портов логической схемы. Если же привязки назначены, активизировать
данную функцию не следует, поскольку при ее выполнении программа игно-
рирует привязки индивидуальных линий, собранных в шинные порты, и до-
291
Рис. 14.3
При назначении нового имени PCB-проекта программа выдает диалого-
вое окно с предложением определить формат файла проекта – Protel PCB или
P-CAD PCB. Определить формат проекта и щелчком на кнопке Next перейти
на следующую страницу “мастера”.
14.1.4. Генерация схемного листа проекта
На странице Configure the Main Sheet – конфигурировать главный лист
(рис.14.4) – строится лист схемного документа PCB-проекта, содержащий
изображение схемного символа ПЛИС с присвоенными выводам микросхемы
обозначениями цепей и изображениями портов логической схемы проекта.
• Назначить размерность для графических документов PCB-проекта –
метрическую (Metric) или дюймовую (Imperial) систему единиц измерения.
• В поле Main Sheet File Name выбрать из выпадающего списка суще-
ствующих или ввести взамен назначенного программой по умолчанию имя
файла схемного листа, включаемого в структуру PCB-проекта.
292
Рис. 14.4
• В поле Component Designator ввести позиционное обозначение для
формируемого схемного документа.
• Оставить активными опции Use Standard Sheet Size Where Possible –
использовать лист стандартного размера там, где возможно, и Connect Power
Pins via Power Ports – соединить контакты питания (и земли) через силовые
порты схемы.
• В поле Unused I/O Pins указать, каким образом следует обходиться с
неподключенными входными и выходными контактами используемой ПЛИС.
Возможны следующие варианты выбора (см. рис. 9.4):
• Tie to single port − связать с одним общим портом;
• Tie to individual ports − связать каждый вывод с индивидуальным
портом;
• Place No ERC directive − снабдить вывод директивой No ERC –
не применять электрический контроль: в этом случае при компи-
ляции не будут выводиться сообщения об ошибках;
• Ignore − игнорировать, т. е. никуда не присоединять.
293
Рис. 14.5
На этой странице следует выполнить единственную настройку − назна-
чить имя схемного документа для иерархического компонента PCB-проекта:
• активизировать опцию Create Sheet Symbol – создать символ схем-
ного элемента;
• в поле Sheet Symbol File Name выбрать из выпадающего списка одно
из существующих имен или ввести с клавиатуры новое имя файла схемного
документа иерархического компонента.
Щелчком на кнопке Finish завершить работу “мастера” объединения
проектов.
В результате получаем два документа, образующих иерархию:
• лист схемы с изображением схемного символа ПЛИС, внешних пор-
тов логической схемы FPGA-проекта и портов питания (рис. 14.6);
• лист схемного документа с изображением иерархического схемного
компонента, в котором сигнальные порты логической схемы FPGA-проекта
заменены на соединители схемных листов – элементы Sheet Connector с теми
же именами.
Кроме того, в файл привязок FPGA-проекта добавляется строка:
Record=Constraint | TargetKind=PCB | TargetId=Radiometer_3.PrjPcb
Рис. 14.6
Для того, чтобы убедиться, осуществилась ли связь PCB и FPGA проектов
следует активизировать в плавающей панели Projects опцию Structure Editor. В
случае успешного объединения в верхнем поле панели FPGA-проект отобража-
ется в виде узла иерархической структуры PCB-проекта, а в нижнем поле Valid
Sub Projects and Configurations (рис.14.7)отображается структура документов
FPGA-проекта.
Сохранить в памяти компьютера образованные схемные документы и
файл PCB-проекта.
14.2. Синхронизация FPGA и PCB проектов
Для физического объединения FPGA и PCB проектов необходимо,
чтобы к моменту объединения была разработана PCB-часть сквозного
проекта – составлена и откомпилирована электрическая принципиальная
схема, включающая иерархический схемный элемент или элементы всех
FPGA-проектов, входящих в состав функционального узла и все схемное
окружение входящих в схему
295
а б
Рис. 14.7
Синхронизация проектов заключается в поддержании соответствия
имен цепей и назначения выводов ПЛИС в FPGA и PCB проектах и в значи-
тельной степени обеспечивается внутренними механизмами DXP платформы.
Тем не менее, разработчику проекта необходимо понимать действие этих ме-
ханизмов, чтобы при неумелом вмешательстве не разрушить синхронность
проектов, а в некоторых случаях вносить коррективы, призванные восстано-
вить синхронность после редактирования документов выполненного проекта.
Для обнаружения текущего состояния синхронизации проектов следует
активизировать команду главного меню Project>>FPGA Workspace Map. Откро-
ется одноименная панель FPGA Workspace Map (рис.14.8),в которой отобража-
ется состав и состояние синхронизации частей текущего активного сквозного
проекта или всех проектов, отображаемых в плавающей панели Projects.
• В крайнем левом поле отображается позиционное обозначение
ПЛИС в документе печатной платы PCB-проекта, имя документа печатной
296
Рис. 14.8
• Во втором слева поле отображается позиционное обозначение ПЛИС
в схемном документе PCB-проекта, имя схемного документа, значок и обозна-
чение типа ПЛИС, используемой в проекте.
Над двумя этими полями размещается заголовок с именем текущего от-
крытого PCB-проекта или заголовок PCB Projects, если проектов несколько.
• В следующем поле под заголовком FPGA Projects отображается имя
текущего открытого FPGA-проекта (FPGA_Heiger.PrjFpg) или всех открытых
проектов, значок, обозначающий ПЛИС и имя конфигурации проекта (в слу-
чае нашего примера ALTERA_3);
• В крайнем правом поле под заголовком Soft Processors отображают-
ся сведения о проектах встроенного программного обеспечения.
Текущее состояние связности и синхронизации проектов показывают
линии, тянущиеся из поля в поле – от одного проекта к другому. Если связь
существует и синхронность достигнута, эти линии имеют зеленый цвет. Если
нет – линии красного цвета.
Для достижения синхронности следует активизировать диалог щелчком
левой клавиши мыши на красной линии связи проектов. Если это линия связи
схемного документа, открывается диалоговое окно синхронизации проектов
Synchronize U1 and FPGA_Heiger.PrjFpg (рис.14.9;в заголовке окна отображе-
но позиционное обозначение ПЛИС в схемном документе PCB-проекта и имя
FPGA-проекта).
297
Рис. 14.9
В верхнем поле окна Matched Signals размещается таблица связанных
сигналов (у которых совпадает имя цепи в FPGA и PCB проектах) с обозна-
чением номеров выводов ПЛИС и их электрических типов в FPGA и PCB
проектах. Ячейки таблицы, в которых эти обозначения совпадают, залиты
зеленым фоном, а те, в которых обозначения не совпадают – красным фоном.
Это является признаком отсутствия синхронизации. В этом случае следует
выяснить источник несоответствия и устранить его щелчком мыши на кнопке
Update to PCB или Update to FPGA. Для того, чтобы внесенные изменения
вступили в силу, следует выполнить предлагаемую программой стандартную
ECO-процедуру.
В нижних полях окна, рис.14.9,отображаются списки несвязанных сигна-
лов (Unmatched Signals) – цепей FPGA-проекта, для которых не выполнена
привязка логики ПЛИС к выводам микросхемы (Unmatched FPGA Signals) и
цепей PCB-проекта, для которых не определены порты в FPGA-проекте. Уст-
ранение этих несоответствий производится вручную. Для этого следует:
• кнопками Add Nets to PCB или Add Ports to FPGA сформировать список
имен несвязанных сигналов из одного или другого поля в поле To-Do Items;
298
∗
Документ TR0104 Altium Designer Workspace Panels Reference.pdf. Technical
Reference TR0104 (v.2.0) June 16, 2006.
299
Рис. 14.10
2. Выбрать в списке строку с именем компонента ПЛИС и щелчком на
кнопке Configure Component открыть диалог настройки Configure Pin Swap-
ping For [XXX] (рис. 14.11). В квадратных скобках отображается
позиционное обозначение компонента и имя PCB-проекта.
Рис. 14.11
3. В выпадающем поле в левом нижнем углу окна разворачиваются ва-
рианты представления выводов ПЛИС в списке главного поля:
• Show All Pins − показать все выводы;
• Show I/O Pins Only − показать только входные/выходные выводы;
• Show Assigned I/O Pins Only − показать только назначенные вход-
ные/выходные выводы.
300
В приложении SolidWorks
каждая деталь, сборка или чертеж
называется документом, а каждый
документ отображается в отдельном
окне. (Каждый документ чертежа
может содержать несколько листов
чертежей.)
На экране может быть открыто
одновременно несколько окон
документов детали, сборки и
чертежа. Можно также одновременно
отобразить на экране несколько
видов одного документа. Можно
сколько угодно совершенствовать
Рис. 15.1
302
15.4 Маркеры
Рис. 15.11
Рис. 15.12
307
Рис. 15.16
4. Чтобы посмотреть деталь, чертеж или сборку, не открывая документ,
выберите Предварительный просмотр.
5. Для открытия отдельной конфигурации детали или сборки выберите
Конфигурировать.
6. Нажмите Только просмотр для открытия документа только для просмотра.
В открытом документе детали или сборки можно перейти в режим
редактирования, нажав правой кнопкой мыши в графической области и
выбрав Редактировать.
7. При открытии документа сборки или чертежа можно нажать Ссылки и
увидеть список документов детали и/или сборки, на которые ссылается
текущий документ. Можно редактировать месторасположение деталей в
списке.
8. При открытии документа сборки выберите параметр Легковесные, чтобы
открыть документ, использующий легковесные детали.
9. Для открытия документа нажмите кнопку Открыть.
Если открыто несколько документов SolidWorks, можно нажать Ctrl+Tab
для переключения между ними.
310
Линия.
1. Нажмите Линия на панели инструментов "Инструменты эскиза" или
выберите Инструменты, Объекты эскиза, Линия.
2. Поместите курсор в то место, откуда должна начинаться линия.
3. Нажмите кнопку мыши и перетащите указатель в то место, где линия
должна заканчиваться.
4. Отпустите кнопку мыши.
Горизонтальная или вертикальная линия автоматически привязывается к
узлам масштабной сетки, если включен параметр привязки к узлам сетки.
Дуга с указанием центра
Создает эллипс, используя центральную точку, начальную точку и
конечную точку. Для создания дуги с указанием центра:
1. Нажмите кнопку Дуга с указанием центра на панели инструментов
"Инструменты эскиза" или выберите Инструменты, Объекты эскиза,
Центр дуги.
2. Поместите указатель в то место, где должен располагаться центр эллипса.
3. Нажмите кнопку мыши и перетащите указатель в то место, где должна
начинаться дуга.
4. Отпустите кнопку мыши. Останется направляющая линия окружности.
5. Нажмите кнопку мыши и перетащите указатель для установки длины и
направления эллипса.
6. Отпустите кнопку мыши.
Касательные дуги
Создает дугу, касательную к какому-либо объекту эскиза.
Для создания касательной дуги:
1. Нажмите кнопку Касательная дуга на панели инструментов
"Инструменты эскиза" или выберите Инструменты, Объекты эскиза,
Касательная дуга.
2. Нажмите указателем на конечную точку линии, дуги, эллипса или сплайна.
3. Перетащите дугу для придания ей желаемой формы.
Дуга через три точки
Создает дугу через три точки (начальную, конечную и среднюю).
Для создания дуги через три точки:
314
Панель «Вид».
Чтобы начать работу над первым эскизом надо нажать кнопку на панели
инструментов "Эскиз" или выбрать пункт меню "Вставка - Эскиз", при этом
317
16.10 Взаимосвязи
объектов эскиза, как из одного эскиза в другой, так и внутри одного эскиза.
Выберите объекты эскиза и перетащите, используя следующие клавиши:
Для копирования внутри одного документа или в другие документы
нажмите при перетаскивании клавишу Ctrl.
Для перемещения внутри одного эскиза нажмите клавишу Shift.
Для перемещения между разными документами нажмите клавишу Ctrl и
перетащите эскиз во второй документ. Затем отпустите клавишу Ctrl,
нажмите клавишу Shift и отпустите клавишу мыши, установив эскиз.
Кроме этого, можно копировать путем выбора одного или нескольких
объектов эскиза и выбора команд "Правка" -> "Копировать" или с помощью
нажатия клавиш Ctrl+C. Затем можно вставить объекты, нажав левой кнопкой
мыши в графической области и выбрав "Правка" -> "Вставить" или нажав
клавиши Ctrl+V. Центр вставляемых элементов эскиза будет в точке, указанной
нажатием кнопки мыши.
Рис. 17.4
Граничное условие "От средней
327
Рис. 17.10
329
Рис. 17.12
Рис. 17.13
331
Рис. 18.1
336
окна слева направо". Затем берем мышкой модель в графической части окна
детали и перетаскиваем в графическую часть окна сборки. Это один из способов
добавления компонентов в сборку.
Другой вариант - взять название модели из Дерева конструирования детали
и перетащить его в поле Дерева конструирования сборки. Название модели
добавится в дереве конструирования сборки, а сама модель появится в
графической области.
Кроме этих, самых распространенных способов добавления компонент в
сборку, можно использовать следующие:
Команда "Вставка -> Компонент"
Перетаскивание компонента из Проводника Windows
Перетаскивание гиперссылки из Internet Explorer
Аналогично можно добавлять в более сложные сборки уже созданные ранее
сборки.
Для добавления стандартных изделий из библиотеки крепежных изделий,
можно использовать команду "Вставка -> Автокрепежи".
Чтобы удалить компонент из сборки, нажмите правой кнопкой мыши на
названии компонента в дереве конструирования, и, в появившемся меню,
выберите пункт "Удалить".
В Дереве конструирования около названия компонентов может
присутствовать обозначение (префикс), предоставляющее информацию о
состоянии его взаимосвязей с другими компонентами:
(-) недоопределен
(+) переопределен
(f) зафиксирован
(?) не решено
Отсутствие префикса означает, что положение компонента полностью
определено.
При сохранении сборки путь и имя каждого компонента со ссылкой
сохраняются в документе сборки. По этой причине необходимо всегда соблюдать
осторожность при сохранении или переименовании документа компонента, а
также при перемещении его в другую папку.
"Сборка"
выбрать в меню "Вставка -> Сопряжение"
Откроется окно Менеджера свойств (рис. 18.5). Выберите нужные объекты
на компонентах, их названия будут отображаться в поле "Сопрягаемые объекты".
Во время указания объектов можно смело поворачивать, перемешать и
изменять масштаб компонентов и сборки в целом.
Если вы хотите задать сразу несколько сопряжений, а потом решить их все
339
компонент" .
При перемещении можно устанавливать следующие параметры:
Свободное перемещение - компонент перемещается в любом направлении.
Вдоль сборки XYZ - компонент перемещается вдоль осей X, Y или Z
сборки. В графической области появляется система координат,
облегчающая ориентирование.
Вдоль объекта - компонент перемещается вдоль выбранного объекта. Если
этим объектом является линия, кромка или ось, передвигаемый компонент
имеет одну степень свободы. Если в качестве объекта выбрана плоскость
или плоская грань, перемещаемый компонент имеет две степени свободы.
Дельта XYZ - компонент перемещается на указанное вами расстояние от
своего текущего положения.
Расположение XYZ - компонент перемещается в указанные вами
координаты, относительно начальной точки сборки.
При вращении можно устанавливать следующие параметры:
Свободное перемещение - компонент вращается в любом направлении.
Вокруг объекта - компонент вращается вокруг выбранной линии, кромки
или оси.
Дельта XYZ - компонент вращается на указанный вами угол от своего
текущего положения
Обратите внимание, что невозможно переместить или повернуть
компонент, чье расположение зафиксировано или полностью определено. Можно
перемещать компонент только в пределах степеней свободы, допускаемых
взаимосвязями сопряжений.
341
КУРС ЛЕКЦИЙ
по направлению подготовки
Редактор: _______________